1、 数 字通信同步技 术 的 MATLAB与 FPGA实现 编 著：杜勇电 子工 业 出版社出版http:/制作： cameion 2013年 1月第二章： FPGA实现数 字信 号处 理基 础2.1 FPGA中数的表示2.2 FPGA中数的运算2.3 有限字长效应2.4 FPGA中的常用处理模块2.1 FPGA中 数 的表示莱 布尼 兹与 二 进 制2的零次方 = 12的一次方 = 22的二次方 = 42的三次方 = 82的四次方 = 162的五次方 = 322的六次方 = 642的七次方 = 128定点 数 表示原 码 、反 码与补码正 数 的 补码 、反 码 及原 码 完全相同。负数 的
2、补码与 反 码 之 间 有一 个简单 的 换 算 关 系： 补码 等于反 码 在最低位加 1。 原 码 ： -0.75 1 110 反 码 ： -0.75 1 001 补码 ： -0.75 1 010 原 码 的 优 点：乘除 运 算方便，不 论 正 负数 ，乘除 运 算都一 样 ， 并 以符 号位 决 定 结 果的正 负号 ；若做加法 则 需要判 断两个数 符 号 是否相同；若做 减 法， 还 需要判 断两个数绝对值 的大小，而后用大 数减 小 数 。补码 的 优 点：是加 减 法 运 算方便，不 论 正 负数 均可直接加，且符 号 位同样参与运 算。浮点 数 格式虽 然浮点 数 的表示范
3、围 及精度 与 定点 数 相比有很大的改善，但因 为 浮点数毕 竟也是以有限的 32bit长 度 来 反映无限的 实数 集合，因此大多 数 情 况下都是一 个 近似 值 。 单 精度 (IEEE SinglePrecision Std.754) 浮点 数 据格式： 浮点 数 格式主要考 虑 到 FPGA中的乘法器核通常是 18比特，修改尾 数 的 长 度 适合 FPGA处 理的浮点 数 据格式： 2.2 FPGA中 数 的 运 算加 减 法 运 算FPGA中如何表示正数及负数？1111,是表示 15还是 -1？源文件头声明程序包STD_LOGIC_UNSIGNED：无符号运算，无符号数 STD_LOGIC_SIGNED： 有符 号运 算，有符 号数 /补码 数加法 运 算在一个 VHDL文件中分别指定有符号数及无符号数的方法architecture Behavioral of SymbExam isBeginsigned_out = signed(d1)+signed(d2);unsigned_out = d3+d4;end Behavioral;use IEEE.STD_LOGIC_UNSIGNED.ALL;加法 运 算
