你正在下载：《

上海大学---Verilog-设计-32位浮点加法器设计(共7页).docx

》 [预览]

格式：DOCX ，页数：7 ，大小：163.82KB ,
资源ID：9608457 下载积分：20 文钱

快捷下载

登录下载

邮箱/手机：
温馨提示：	快捷下载时，用户名和密码都是您填写的邮箱或者手机号，方便查询和重复下载（系统自动生成）。如填写123，账号就是123，密码也是123。
特别说明：	请自助下载，系统不会自动发送文件的哦；如果您已付费，想二次下载，请登录后访问：我的下载记录
支付方式：
验证码：	换一换

加入VIP,省得不是一点点

温馨提示：由于个人手机设置不同，如果发现不能下载，请复制以下地址【https://www.wenke99.com/d-9608457.html】到电脑端继续下载（重复下载不扣费）。

已注册用户请登录：

账号：
密码：
验证码：	换一换
当日自动登录忘记密码？

三方登录：

1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

本文（上海大学---Verilog-设计-32位浮点加法器设计(共7页).docx）为本站会员（晟***）主动上传，文客久久仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。若此文所含内容侵犯了您的版权或隐私，请立即通知文客久久（发送邮件至hr@wenke99.com或直接QQ联系客服），我们立即给予删除！

上海大学---Verilog-设计-32位浮点加法器设计(共7页).docx

精选优质文档-倾情为你奉上32位浮点加法器设计摘要：浮点数具有数值范围大，表示格式不受限制的特点，因此浮点数的应用是非常广泛的。浮点数加法运算比较复杂，算法很多，但是为了提高运算速度，大部分均是基于流水线的设计结构。本文介绍了基于IEE754标准的用Verilog语言设计的32位浮点加法器，能够实现32位浮点数的加法运算。虽然未采用流水线的设计结构但是仍然对流水线结构做了比较详细的介绍。关键字：浮点数，流水线，32位浮点数加法运算，Verilog语言设计32-bit floating point adder designCao Chi,Shen Jia- qi,Zheng Yun-jia(School of Mechatronic Engineering and Automation, Shanghai University, Shanghai ,China)Abstract:/沈佳琪搞定Key words：float; Assembly line; 32-bit floating-point adder浮点数的应用非常广泛，无论是在计算机