基于Xilinx FPGA的数字系统设计初步.doc

1、南京大学-依元素科技 美国 Xilinx 官方授权培训ISE FPGA 设计课程 A基于 Xilinx FPGA 的数字系统设计初步当今，随着电子和集成电路技术的高速发展，通信、图像处理等应用需要越来越强大的数字信号处理能力。FPGA 正是在这样的环境下迅速成长起来的明星，由于其可作为并行处理引擎，以硬件实现的方式提升信号处理性能，使其成为目前高速运算领域不可替代的主角。本培训的培养目标是使学员迅速掌握 Xilinx FPGA 开发工具 ISE 的使用方法，熟悉其开发流程，并能独立进行初步的 FPGA 系统设计。经过培训，学员可以掌握数字系统的一般设计方法和使用 Verilog HDL 语言进

2、行开发，并能够解决 FPGA 开发过程中的常见问题。培训特色1. 培训为期 3 天，20 人左右小班制。2. 课程以实验为主，实验时间占一半以上。在有针对性、实用性的实验中，穿插理论课程加以总结，以提高学员的综合运用能力。3. 开发实例的设计与实现让学员全程参与，经过学习，学员对 FPGA 系统的设计与实现两方面内容都能有较深的认识。4. 除培训讲师，还配有一名教师参与实验辅导，帮助学员快速掌握实践方法。 培训目标1. 掌握 Xilinx FPGA 开发工具 ISE 的使用方法；2. 熟悉数字系统设计的一般流程；3. 会运用 Verilog HDL 语言构建逻辑器件；4. 掌握 Xilinx

3、软核 PicoBlaze 的用法。培养对象课程适合于在企业、高校科研和教学中需要利用 FPGA 进行研发的工程师、教师等工程技术人员，也适合相关专业领域和具有相应需求的高校研究生和高年级本科生。参加学习的学员需要有数字逻辑电路的基础。教学平台硬件Digilent 公司（美国）的 Xilinx FPGA 开发平台 Atlys软件Xilinx ISE13.2培训方式本培训以项目案例为导向进行实战式教学。培训分为理论部分和实践部分。理论部分由资深教师辅导答疑，实践部分结合案例培养设计能力和解决实际问题能力。师资团队讲师团队来自于全球领先的可编程逻辑解决方案提供商 XILINX 公司的授权培训讲师及南

4、京大学专职教师组成，具备娴熟的 FPGA 系统设计技术，并有丰富的 FPGA系统科研项目经验和长期教学经验。南京大学-依元素科技 美国 Xilinx 官方授权培训ISE FPGA 设计课程 A资质和证书培训结束，理论、实践双项考核成绩合格者，颁发 Xilinx 官方授权培训 FPGA 工程师证书。培训时间、地点和费用时间：2013年7月12-15日，其中12日全天为报到时间，13-15日为培训时间。地点：南京大学仙林校区基础实验楼丙区4楼电工电子实验教学中心课程费用：人民币2800元/人(含三餐、资料费、学习用具) 可统一安排住宿，交通、住宿费自理。指定收款账户户名：深圳市依元素科技有限公司开

5、户行：招商银行深圳景田支行帐号：812482793710001行号：308584001104联系方式1. 依元素科技有限公司联系人: 李莉电话：010-82757632 传真：010-62166151E-mail：Jessica.leee-2. 南京大学电子科学与工程学院联系人：张志俭，高琴电话：02589680201手机：15951821373（张老师）；13851743609（高老师）传真：02589680203E-mail：；3. 苏嵌教育联系人：林新华电话：02583587828传真：02583587829手机：13382769309E-mail：南京大学-依元素科技 美国 Xilin

6、x 官方授权培训ISE FPGA 设计课程 A第一天Day1时间 课程主题9:00-9:45 Xilinx FPGA 简介 Xilinx FPGA 开发工具-ISE 9:45-10:30Verilog HDL 简介 组合逻辑的 Verilog HDL 编写 TestBench 基本语法10:30-10:40 休息10:40-11:40实验一 数据选择器代码编写、综合和仿真在 ISE 中新建工程，编写一个多路选择器的 Verilog 代码，进行综合。再编写 TestBench 并进行仿真。11:40-13:30 午餐 休息13:30-14:30 Verilog HDL 语法介绍 14:30-14

7、:40 休息14:40-15:00 时序逻辑的 Verilog HDL 编写 15:40-16:40实验二 移位寄存器代码编写、综合和仿真 在 ISE 中新建工程，编写一个移位寄存器的 Verilog 代码，进行综合。再编写 TestBench 并进行仿真。15:40-17:00 交流 答疑第二天Day2时间 课程主题8:30-9:15频率计的设计思路 结构分析 Atlys 开发板资源分析 9:15-10:00开发过程讨论 PicoBlaze 特点及其使用方法介绍 串口 IP 核介绍10:00-10:10 休息10:10-11:40实验三 使用 PicoBlaze 通过串口发送数据 在 Atl

8、ys 开发板的 FPGA 中构建一个 PicoBlaze 软核和一个串口，软核通过 8 位并口向串口发送数据，而串口将数据传至 PC。11:40-13:30 午餐 休息13:30-14:30 PicoBlaze 中断机理 PicoBlaze 与串口模块如何连接14:30-14:40 休息14:40-15:00 如何编写 PicoBlaze 汇编程序 南京大学-依元素科技 美国 Xilinx 官方授权培训ISE FPGA 设计课程 A15:40-16:40实验四 PicoBlaze 以中断方式读取数据 在 Atlys 的 FPGA 中构建一个逻辑块、一个 PicoBlaze 软核和一个串口，由

9、PicoBlaze 以中断方式读取逻辑块中的数据，并通过 8 位并口向串口发送这些数据，而串口将这些数据传至 PC。15:40-17:00 交流 答疑第三天Day3时间 课程主题9:00-10:00FPGA 时序逻辑设计 状态机设计 使用 VerilogHDL 编写状态机 10:00-10:10 休息10:10-11:30实验五 逻辑仿真 1、新建 Xilinx ISE 工程，编写十进制计数器加入工程。编写 TestBench 进行仿真； 2、新建 Xilinx ISE 工程，编写状态机加入工程。查看状态机的转换图。编写 TestBench 进行仿真。11:30-13:30 午餐 休息13:3

10、0-14:30 逻辑结构详细设计 14:30-14:40 休息14:40-15:00 Xilinx 时钟部件 DCM 逻辑结构的调用和复制 15:00-17:00实验六 完成频率计 新建 ISE 工程，在工程中添加 DCM 模块、信号产生模块、串口模块、PicoBlzae 核，编写和添加计数、状态机等模块。生成目标代码后下载到 Atlys 开发板，使用示波器和计算机进行验证。17:00-17:20 交流 答疑基于 Xilinx FPGA 的数字系统设计初步培训班报名回执表单位/院校 院/系地址 邮编联系人 职务 手机电话 传真 E-mail报名人1 男士女士 职务 手机报名人2 男士女士 职务 手机报名人3 男士女士 职务 手机