数字电子技术--第6章--时序逻辑电路.ppt

1、数 字 电 子 技 术第6章 时序逻辑电路,范立南 田丹 李雪飞 张明 编著清华大学出版社,第6章 时序逻辑电路,6.1 时序逻辑电路的基本概念 6.2 同步时序逻辑电路的分析6.3 异步时序逻辑电路的分析 6.4 若干典型的时序逻辑电路6.5 同步时序逻辑电路的设计6.6 实例电路分析：数字钟电路,6.1 时序逻辑电路的基本概念,(6-2),6.1.1 时序逻辑电路的特点,时序逻辑电路的特点是，在任一时刻电路的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态，或者说与以前的输入信号也有关。,典型的时序逻辑电路的基本结构框图如图6-2所示。,图6-2 时序逻辑电路的基本结构框图,

2、6.1.2 时序逻辑电路的分类,时序逻辑电路的分类方法很多。按照电路的工作方式不同，可分为同步时序逻辑电路和异步时序逻辑电路。,在同步时序电路中，所有触发器状态的变化都是在同一时钟信号作用下同时发生的，由于时钟脉冲在电路中起到同步作用，故称为同步时序逻辑电路。而异步时序逻辑电路中的各触发器没有同一的时钟脉冲，触发器的状态变化不是同时发生的。,按照时序电路的输出信号的特点将时序逻辑电路分为米利(Mealy)型和穆尔(Moore)型两种。,在米利型电路中，输出信号不仅取决于存储单元电路的状态，而且与输入信号有关；在穆尔型电路中，输出信号仅仅取决于存储单元电路的状态。,6.1.3 时序逻辑电路的功能

3、描述,时序电路一般可以用驱动方程、状态方程和输出方程来描述。,图6-2中的X(x1，x2，xi)为时序逻辑电路的输入信号，Y(y1，y2，yj)为输出信号，Z(z1，z2，zk)为存储电路的输入信号，Q(q1，q2，ql)为存储电路的输出信号，也表示时序逻辑电路的状态。这些信号之间的逻辑关系可以用3个方程组来描述。,驱动方程（或称激励方程）,状态方程,输出方程,6.2 同步时序逻辑电路的分析,时序逻辑电路的分析，就是已知一个时序逻辑电路，要找出其实现的功能。具体地说，就是要求找出电路的状态和输出信号在输入信号和时钟信号作用下的变化规律。,6.2.1 分析同步时序逻辑电路的一般步骤,一般来说，同

4、步时序逻辑电路的分析步骤如下 :,(1) 从给定的电路写出存储电路中每个触发器的驱动方程(亦即触发器输入信号的逻辑式)，得到整个电路的驱动方程。(2) 将驱动方程代入触发器的特性方程，得到时序电路的状态方程。(3) 从给定电路写出输出方程。,(4) 计算出状态转换表。状态转换表是表示时序电路的输出信号Y、次态 与输入信号X、现态 之间的逻辑关系真值表。需要说明的是，状态转换表必须包含电路所有可能出现的状态。,(5) 根据状态转换表画出状态转换图。为了更加直观地观察电路的状态转换关系和输出变化情况，可以将状态转换表用状态图的形式表示出来。状态转换图的画法与触发器的状态转换图的画法基本相同。(6)

5、 如果有需要还可以根据状态转换图画出时序图。时序图就是在一系列时钟脉冲的作用下，输出信号、电路状态随着输入信号及时钟脉冲变化的波形图。这也是为了便于观察输入信号、输出信号及电路状态的时序关系。(7) 判断电路的逻辑功能以及能否自启动。,6.2.2 同步时序逻辑电路分析举例,【例题6.1】 分析如图6-3所示的时序电路的逻辑功能。写出电路的驱动方程、状态方程和输出方程，计算出状态转换表，画出状态转换图和时序图，说明电路能否自启动。,图6-3 例题6.1的逻辑电路,解：,(1) 写出触发器的驱动方程。,该电路为同步时序电路,(2) 写出电路的状态方程。,(3) 写出电路的输出方程。,(4) 计算状

6、态转换表。,若将任何一组输入信号及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值；以得到的次态作为新的初态，和这时的输入信号取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。如此继续下去，就可以计算出状态转换表。一般情况下均假设电路的初态为0。,最后还要检查一下得到的状态转换表是否包含了电路所有可能出现的状态。由于的状态组合共有8种，而根据上述计算过程列出的状态转换表中只有5种，缺少101、110、111这3种状态。所以还需要将这3种状态分别代入状态方程和输出方程进行计算，并将计算结果列入表中。至此，才得到完整的状态转换表。,(5) 画出状态转换图

7、。,若以圆圈表示电路的各个状态，以箭头表示状态转换的方向，同时还在箭头旁注明了状态转换前的输入信号的取值和输出值，这样便得到了时序电路的状态转换图。通常将输入信号的取值写在斜线之上，将输出值写在斜线以下。,从图中可以看出，000、001、010、011、100这5种状态为有效状态，它们构成的循环称为有效循环，将触发器清零后就进入该循环。而另外3种状态101、110、111称为无效状态。如果开始工作或工作中由于某种原因进入到这3种无效状态后，电路还能自动地进入有效循环，因此该电路是可以自启动的。,(6) 进一步画出电路的时序图。,需要注意的是，时钟脉冲的个数至少要等于有效状态的个数，这样才能在实

8、验中对时序电路的逻辑功能进行全面的观察。,【例题6.2】分析图6-6所示的时序电路的功能，写出电路的驱动方程、状态方程和输出方程，计算状态转换表，画出状态转换图。图中X、Y为输入量，Z为输出量。,图6-6 例题6.2的逻辑电路,解：由图6-6可知，该电路有输入信号X、Y，所以该电路为米利型时序电路。,(1)写出触发器的驱动方程。,(2) 写出电路的状态方程。,(3) 写出电路的输出方程。,(4) 计算状态转换表。,(5) 画出状态转换图。,由图可以得知，当YX=00时，电路处于保持状态，且输出Z恒为0；当YX=10时，电路为二进制加法计数器，不能自启动；当YX=01时，电路为四进制加法计数器，

9、能自启动；当YX=11时，电路为四进制减法计数器，能自启动。,6.3 异步时序逻辑电路的分析,在异步时序电路中，由于触发器并不都在同一个时钟信号作用下动作，因此在计算电路的次态时，需要考虑每个触发器的时钟信号，只有那些有时钟信号的触发器才用状态方程去计算次态，而没有时钟信号的触发器将保持原状态不变。,【例题6.3】分析如图6-8所示的时序电路的逻辑功能。写出电路的驱动方程、状态方程和输出方程，计算出状态转换表，画出状态转换图，说明电路能否自启动。,图6-8 例题6.3的逻辑电路,解：由图6-8可以看出，3个触发器的时钟信号是不同的，因此该电路为异步时序电路。,(1) 写出触发器的驱动方程。,(

10、2) 写出状态方程。,(3) 写出电路的输出方程。,(4) 计算状态转换表。,(5) 画出状态转换图。,从图中可以看出，该电路实现的功能是异步五进制加法计数器，而且当输出跳变为100时，计数器产生进位信号C。3个状态101、110、111都是无效状态，但是在时钟脉冲的作用下，都能自动地回到有效循环中去，因此，该电路可以自启动。,6.4 若干典型的时序逻辑电路,6.4.1 寄存器和移位寄存器,构成寄存器的主要逻辑部件是触发器，每个触发器可以存储一位二进制数码，因此，要存储n位二进制数码，必须用n个触发器来构成。,1.寄存器,4位寄存器74LS75的逻辑图如右图所示。由图可以看出，该寄存器是用D锁

11、存器组成的。该寄存器在接收数据时所有各位代码是同时输入的，而且触发器中的数据是并行地出现在输出端的，因此将这种输入、输出方式叫并行输入、并行输出方式。,4位寄存器74LS175的逻辑图如右图所示，它是用维持阻塞D触发器组成的，其动作特点是触发器输出端的状态仅仅取决于CP上升沿到达时刻D端的状态。该寄存器也是采用并行输入、并行输出方式。,为了增加使用的灵活性，在有些寄存器电路中还附加了一些控制电路。如CMOS电路CC4076就是带有附加控制端的4位寄存器如图所示。增添了异步置零、输出三态控制和“保持”功能。该寄存器也是采用并行输入、并行输出方式。,CC4076的工作状态表：,2移位寄存器,由边沿

12、D触发器组成的4位右移移位寄存器如下图所示。,由图可以写出状态方程为,在输入数据之前将4个触发器置0，即 ，然后依次输入数据1101。,各个触发器输出端在移位过程中的电压波形如图所示。,可以看到，经过4个CP信号以后，串行输入的4位代码全部移入了移位寄存器中，同时在4个触发器的输出端得到了并行输出的代码。因此，利用移位寄存器可以实现代码的串行并行转换。,如果首先将4位数据并行地置入移位寄存器的4个触发器中，然后连续加入4个移位脉冲，则移位寄存器里的4位代码将从串行输出端 依次送出，从而实现了数据的并行串行转换。,4位双向移位寄存器74LS194 是利用RS触发器来实现的，为了便于扩展逻辑功能和

13、增加使用的灵活性，在该移位寄存器集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步置零(复位)等功能。,逻辑图,逻辑符号,双向移位寄存器74LS194的功能表,【例题6.4】试用两片74LS194接成8位双向移位寄存器。,解：,具体接法如图所示。,6.4.2 计数器,计数器的种类繁多。若按计数器中所有触发器的时钟脉冲是否同一来分类，可以分为同步计数器和异步计数器两种；若按计数过程中数值的增减分类，又可以分为加法计数器、减法计数器和可逆计数器(加/减计数器)；若按计数器中数值的编码方式分类，还可以分成二进制计数器、二十进制计数器、循环码计数器等；若按计数器的计数容量来分，又可分为十进制

14、计数器、十六进制计数器、六十进制计数器等。,1同步计数器,(1) 同步加法计数器,用T触发器构成的同步二进制加法计数器。,根据二进制加法运算规则可知，在一个多位二进制数的末位上加1时，第i位的状态是否改变(由0变成1，由1变成0)，取决于第i位以下各位是否为1。若第i位以下各位全为1，则第i位的状态改变，否则第i位的状态不变。,同步计数器可用T触发器构成。每次时钟脉冲CP(也就是计数脉冲)到达时应使该翻转的那些触发器输入控制端Ti1，不该翻转的Ti0。由此可知，第i位触发器输入端的逻辑表达式应为,（i=1，2，n-1）,按照加法规则，每输入一个计数脉冲最低位都要翻转一次，所以,T触发器构成的4

15、位同步二进制加法计数器如右图所示。,各个触发器的驱动方程为,状态方程为,输出方程为,求出电路的状态转换表为,状态转换图为,时序图为,由图可以看出，若计数输入脉冲的频率为 ，则 、 、 、 端输出脉冲的频率将依次为 、 、 和 ，因此也把这种计数器称为分频器。,此外，每输入16个计数脉冲计数器工作一个循环，并在输出端C产生一个进位输出信号，所以又把这个电路称为十六进制计数器。计数器中能计到的最大数称为计数器的容量，它等于计数器所有各位全为1时的数值。n位二进制计数器的容量等于 。,在上述4位同步二进制加法计数器的基础上增加了预置数、保持和异步置零等附加功能，就是 4位同步二进制加法计数器7416

16、1。,(a) 逻辑图 (b) 逻辑符号,4位同步二进制加法计数器74161的功能表,用T触发器构成同步十进制加法计数器。,在同步二进制加法计数器逻辑图的基础上略加修改，就可以得到同步十进制加法计数器 。,可写出驱动方程为,状态方程为,输出方程为,同步十进制加法计数器的状态转换表,画出状态转换图为,中规模集成同步十进制加法计数器74160就是在同步十进制加法计数器的基础上增加预置数控制端、异步置零和保持功能。,74160的各输入端的功能和用法、功能表均与74161相同。所不同的是74160为十进制计数器而74161为十六进制计数器。,(2) 同步减法计数器, 用T触发器构成的同步二进制减法计数器

17、。,根据二进制减法计数规则，在n位二进制减法计数器中，只有当第i位以下各位触发器同时为0时，再减1才能使第i位触发器翻转。因此，在用T触发器组成同步二进制减法计数器时，第i位触发器输入端的逻辑表达式应为,(i=1，2，n-1),按照减法规则，每输入一个计数脉冲最低位都要翻转一次，所以,用T触发器接成的同步二进制减法计数器逻辑图如下：, 用T触发器构成的同步十进制减法计数器。,在同步二进制减法计数器的基础上，略加修改就得到同步十进制减法计数器。,(3) 同步可逆计数器, 用T触发器构成的同步二进制可逆计数器。,单时钟同步十六进制可逆计数器74LS191：,逻辑图,逻辑符号,同步十六进制可逆计数器

18、74LS191的功能表, 用T触发器构成的同步十进制可逆计数器。,将同步十进制加法计数器和同步十进制减法计数器的控制电路合并，并由一个加/减控制信号进行控制，就得到了同步十进制可逆计数器。单时钟同步十进制可逆计数器74LS190就是在此基础上又增加了附加控制端。其输入、输出端的功能及用法、功能表均与74LS191的用法完全相同，所不同的就是计数长度不同，74LS191为十六进制计数器而74LS190为十进制计数器。,2.异步计数器,(1)异步加法计数器, 用 触发器构成的异步二进制加法计数器。,按照二进制加法计数规则，第i位如果为1，则再加上1时应变为0，同时向高位发出进位信号，使高位翻转。,

19、若使用触发器构成计数器电路，则只需将低位触发器的Q(或 )端接至高位触发器的时钟输入端即可实现进位。,采用下降沿触发的 触发器组成的3位异步二进制加法计数器,假设触发器的初始状态均为0，根据触发器的翻转规律即可画出在一系列 作用下 、 、 的电压波形如下图所示。,用JK触发器构成的异步十进制加法计数器。,异步十进制加法计数器是在4位异步二进制加法计数器的基础上得到的。,用JK触发器构成的异步二五十进制计数器,为了增加使用的灵活性，将异步十进制计数器中触发器FF1和FF3的时钟信号CP端与 端断开，从CP1端单独引出，这样就构成了异步二-五-十进制计数器。,(a) 逻辑图 (b) 逻辑符号,异步

20、二-五-十进制计数器74LS290的功能表,(2) 用 触发器构成的异步二进制减法计数器,按照二进制减法计数规则，若低位触发器已经为0，则再输入一个减法计数脉冲后应翻转为1，同时向高位发出借位信号，使高位翻转。,若使用触发器构成计数器电路，则只需将低位触发器的 (或 )端接至高位触发器的时钟输入端即可实现进位。,下降沿动作的3位异步二进制减法计数器:,3.任意进制计数器,假定已有的是N进制计数器，而需要一种M进制计数器，这时分为MN两种情况。,(1) MN的情况,在用N进制计数器构成M(MN的情况,当用N进制计数器构成M(MN)进制计数器时，需要多片N进制计数器组合而成。多片N进制计数器的连接

21、方式有串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。,串行进位方式和并行进位方式。 串行进位方式是以低位片的进位输出信号作为高位片的时钟输入信号；在并行进位方式中是以低位片的进位输出信号作为高位片的工作状态控制信号，两个芯片的CP输入端同时接计数输入信号。,若M可以分解为两个小于N的因数相乘，即 ，则可以采用串行进位方式或并行进位方式将一个 进制计数器和一个 进制计数器连接起来，构成M进制计数器。,【例题6.9】分别用并行进位和串行进位方式将两片同步十进制计数器74160接成四十进制计数器。,解：M = 40， ， ，可以将两个芯片按串行进位和并行进位两种方式连接成四十进制计数器

22、。,并行进位方式的连接如下图所示。,串行进位方式的连接如下图所示。,整体置零和整体置数方式。 这两种方式首先都需要将两片N进制计数器按最简单的方式接成一个大于M进制的计数器(例如NN)，并且把这个整体看成是一个计数器，在此基础上，再利用前面讲述过的置零与置数方法进行整体置零或整体置数。,对于M不能分解成N1N2时，必须用整体置零法或整体置数法。,【例题6.10】试分别用整体置零法和整体置数法将两片同步十进制计数器74160接成四十七进制计数器。,解：因为M=47是一个素数，所以必须用整体置零法或整体置数法构成四十七进制计数器。,整体置零方式的接法如下图所示。,整体置数方式的接法如下图所示。,6

23、.5 同步时序逻辑电路的设计,6.5.1 设计同步时序逻辑电路的一般步骤,同步时序逻辑电路的设计步骤如下：,(1) 逻辑抽象。所谓逻辑抽象就是指对给定的问题进行分析，得到所需的原始状态转换表或状态转换图。 首先，分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。其次，定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。最后，按照题意列出电路的状态转换表或画出电路的状态转换图。,(2) 状态化简。所谓状态化简就是消除多余状态，得到最简的状态转换图或状态转换表。若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为等价状态。显然等价状态是重复的

24、，可以合并为一个。电路的状态数越少，设计出来的电路也越简单。,(3) 状态分配。状态分配又称状态编码。,时序逻辑电路的状态是用触发器状态的不同组合来表示的。首先，需要确定触发器的数目n。因为n个触发器共有 种状态组合，所以为获得时序电路所需的M个状态，必须取,其次，要给每个电路状态规定对应的触发器状态组合。每组触发器的状态组合都是一组二值代码，因而又将这项工作称为状态编码。为便于记忆和识别，一般选用的状态编码和它们的排列顺序都遵循一定的规律。,(4) 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程。 在设计具体的电路前必须选定触发器的类型。选择触发器类型时应考虑到器件的供应情况，并应

25、力求减少系统中使用的触发器种类。 根据状态转换图(或状态转换表)和选定的状态编码、触发器的类型，就可以写出电路的状态方程、驱动方程和输出方程了。,(5) 根据得到的方程式画出逻辑图。,6.5.2 同步时序逻辑电路设计举例,(6) 检查设计的电路能否自启动。如果电路不能自启动，则通过修改逻辑设计加以解决。,【例题6.11】试设计一个带有进位输出端的十一进制计数器。,解： 首先进行逻辑抽象。,取进位输出逻辑变量为C，同时规定有进位输出时C1，无进位输出时C0。十一进制计数器应该有十一个有效状态，若分别用 、 、 表示，则按题意可以画出原始的电路状态转换图。,因为十一进制计数器必须用11个不同的状态

26、表示已经输入的脉冲数，所以状态转换图已不能再化简。,由于有11个状态，可以计算出触发器的数目n = 4。,因为对状态分配无特殊要求，所以取自然二进制数的00001010作为 的编码，这样就得到原始状态转换表。,根据状态转换表画出表示次态和进位输出函数的卡诺图为：,为清晰起见，将上图所示的卡诺图分解为如下5个卡诺图，分别表示 、 、 、 和 这5个逻辑函数。,从卡诺图中可以得到电路的状态方程和输出方程为,可以选用D触发器，由于D触发器的特性方程为，所以，可以直接画出十一进制计数器的逻辑图。,最后，检查电路的自启动情况。分别将5个无效状态代入状态方程，计算出它们的次态，最终都能回到有效循环中去。完

27、整的状态转换图 如图。,【例题6.12】设计一个自动饮料机的逻辑电路。它的投币口每次只能投入一枚5角或1元的硬币。累计投入2元硬币后给出一瓶饮料。如果投入1.5元硬币以后再投入一枚1元硬币，则给出饮料的同时还应找回5角钱。要求设计的电路能自启动。,解：取投币信号为输入的逻辑变量，以A=1表示投入1元硬币的信号，未投入时A=0；以B=1表示投入5角硬币的信号，未投入时B=0；以X=1表示给出饮料，未给时X=0；以Y=1表示找钱，Y=0不找钱。,若未投币前状态为 ，投入5角后的状态为 ，投入1元后的状态为 ，投入1.5元以后的状态为 ，若再投入5角硬币(B=1)时X=1，返回 状态；如果投入1元硬

28、币，则X=Y=1，返回状态 。于是得到状态转换图。,若以触发器 的四个状态组合00、01、10、11分别表示 、 、 、 ，作 的卡诺图为，,由卡诺图化简得出,若采用D触发器，则 ， ，可以画出逻辑图如下图所示。,6.6实例电路分析：数字钟电路,数字钟是一种用数字显示秒、分、时的计时装置，其应用场合很广泛，小到电子手表，大倒公共场合的大型数码显示电子钟。数字钟通常由以下几个部分组成：石英晶振和分频电路组成的秒脉冲发生器、六十进制“秒”计数器、六十进制“分”计数器和十二/二十四进制“小时”计数器、“秒”、“分”、“小时”译码显示电路和校时电路等。,数字钟电路的逻辑框图如下图所示，,1石英晶体振荡

29、电路,石英晶体振荡电路是数字钟的核心部分，要求其振荡的频率准确，易于调整，下图所示为晶振频率为4MHz的时钟振荡电路。,2分频电路,分频电路的主要功能时产生标准的时钟秒脉冲信号。由于石英晶体振荡电路的振荡频率为4MHz，因此可以通过两个触发器构成的4分频电路变为1 MHz，然后再经过6次10分频来获得1Hz的秒脉冲信号。,3计数电路,秒脉冲信号经过六十进制计数器后得到分信号，该信号再经过六十进制计数器得到小时信号，再经过二十四进制计数器，得到一天24小时信号。,(1) 六十进制计数器,(2) 二十四进制计数器,4译码与显示电路,不论六十进制计数器还是二十四进制计数器，其输出状态都是BCD码形式

30、，所以可以利用常用的七段显示译码器74LS47进行译码，其输出为低电平有效，用以驱动共阳极显示器。“时”、“分”、“秒”的十位和个位分别需要一个显示译码器，所以一共需要6个显示译码器。,5校时电路,当数字钟刚接通电源或者计时出现误差时，需要校正时间。为使电路简单，可以只进行时和分的调校，一般常以手动方式产生校时单脉冲，由于机械触点动作时会产生抖动，因此采用RS触发器进行去抖。,本章小结,本章首先介绍了时序电路的基本概念，包括时序电路的特点、分类和功能描述方法。然后详细介绍了时序电路的分析方法。本章还重点介绍了在计算机控制系统和电子系统中广泛使用的寄存器、移位寄存器以及各种典型的计数器。最后简单介绍了同步时序电路的设计方法。,