精选优质文档-倾情为你奉上基于同步FSM交通信号控制器试验目的1、进一步熟悉FSM原理；2、交通信号控制逻辑的抽象建模方法；3、掌握同步有限状态机的置位与复位方法；3、掌握编写可综合的FSM一般指导原则；试验原理Verilog HDL和VHDL行为描述用于综合还只有十年的历史，可综合风格的VerilogHDL和VHDL的语法只是它们各自语言的一个子集；HDL的可综合性研究近年来非常活跃，可综合子集的国际标准目前尚未最后形成，因此，各厂商的综合器所支持的HDL子集也略有不同；对于有关可综合的VerilogHDL的内容我们只着重于介绍RTL、算法级和门级结构的描述；把一个时序逻辑抽象成一个同步有限状态机是设计可综合VerilogHDL模块的关键。有限状态机是设计各种时序逻辑电路的关键。具体的有限状态机的原理可以参看试验七有关原理的介绍。下面介绍一般的可综合有限状态机的编写原则n 每个always块只能有一个事件控制(event_expression)，而且要紧跟在always关键字后面；n always可以表示时序逻辑或者组合逻辑；也可以用
