1、武汉理工大学数字电子技术基础课程设计学 号 0121409341721课 程 设 计题 目数字电子技术基础-数字频率计学 院 信息工程学院专 业 电子信息工程班 级 电信 1404姓 名 周成浩指导教师 孟哲2016 年 07 月 01 日武汉理工大学数字电子技术基础课程设计- 1 -摘 要在电子技术中，频率是最基本的参数之一，同时频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。在传统的生产制造企业中，在计量实验室中，在无线通讯测试中都需要用到频率计。本次实验的频率计是由 NE555 产生时基信号，计数器 74LS90 分频、计数，74ls273 触发锁存数据
2、，七段共阳数码管作为显示部分来显示频率。该设计方案简单、实用、经济，能够测量 1-999Hz、1-9.99kHz 幅度为 0-10V 的正弦波、三角波、方波信号的频率，在测量 0-999Hz 范围幅度时精度为 1Hz，在测量 0-9.99kHz 范围幅度时精度为 0.01kHz。关键词：multisim、时基信号、计数器、施密特触发器武汉理工大学数字电子技术基础课程设计- 2 -目 录1.电路方案论证 31.1 系统基本方案31.2 各模块方案论证与选择31.2.1输入电路设计 41.2.2时基产生电路设计 51.2.3分频电路设计 71.2.4逻辑控制电路设计 81.2.5计数与显示电路模块
3、 92.电路仿真112.1 Multsim进行仿真112.2仿真数据113.焊接与调试123.1 焊接123.2 调试124.参数测量与计算 135.心得体会 136. 元件清单 15武汉理工大学数字电子技术基础课程设计- 3 -参考文献 16附录一 17附录二 181 电路方案论证1.1 系统基本原理所谓频率就是信号在单位时间内所产生的脉冲个数，其数学表达式为f=N/T，其中 f 为被测信号的频率；N 为 T 时间内所累积的脉冲个数；T 为计数时间。计数器单位时间内的计数结果，既为被测信号的频率。本系统就是按照频率的这一定义来实现其测量的，其系统原理框图如图 1-1 所示。信号输入闸门电路计
4、数器放大电路锁存器译码显示控制电路图 1-1 频率计数器原理框图1.2 各模块方案论证本系统由输入电路、逻辑控制电路、计数显示电路、时基产生电路 4 大部分构成，其工作原理为：被测频率经过放大、整形之后，将其变换为频率与之相等的计数脉冲信号，作为闸门的一路输入信号，而时基产生电路方波信号，送给逻辑控制电路，产生控制闸门开启和关闭的门控信号，作为闸门的另一路输入信号。门控信号为高电平，闸门开启时，计数脉冲信号通过闸门进入十进制计数器进行计数；门控信号为低电平时，闸门关闭，十进制计数器停止计数，时基电路武汉理工大学数字电子技术基础课程设计- 4 -计数的结果通过译码器显示电路显示出来。本系统可实现
5、 1Hz-9.99kHz 信号频率的测量，还可以通过调节 555 定时电路的频率改变测量精度。1.2.1输入电路设计实际测量中的输入信号种类繁多，可能是正弦波、三角波、方波或者其他形式的波形，不能够满足后级的闸门或技术电路的要求，所以在测量的时候需要将被测信号经过一个整形电路，将其变化成满足计数电路要求的脉冲信号。并且在整形之前由于不清楚被测信号的强弱的情况，所以还要考虑信号的放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，则调节输入放大增益，使被测信号得以放大。如图 1-1-1 所示为放大整形电路。为保障测量精度，在整形电路的输入端加一前置电
6、路，对幅值较低的被测信号经放大后在送入整形电路整形。模块电路由单级共射放大电路、74LS00 与非门和基本 RS 触发器所构成，其中 3DG100 位放大器，可对周期信号进行放大后在传入整形器中对信号进行整形，实际操作时可用施密特触发器代替此部分电路，如图 1-1-2 所示。输入电路通过基于multisim 仿真软件的电路仿真，可实现正弦波、三角波到脉冲信号的转换，如图 1-1-3、1-1-4 所示。武汉理工大学数字电子技术基础课程设计- 5 -图 1-1-1 放大电路555_VIRTUALTimerGNDDISOUTRSTVCCTHRCONTRI10nFCfVCC5V图 1-1-2 整形电路
7、R110kR247kR347kR41kR539k R610kC1100FQ1U2A74LS00NU2B74LS00NU2C74LS00NC2D1VCC5.0VXFG1武汉理工大学数字电子技术基础课程设计- 6 -图 1-1-3 三角波到脉冲信号的转换图 1-1-4 正弦波到脉冲信号的转换1.2.2时基产生电路设计为获得较为稳定的时间基准信号，以便更准确地控制闸门的开启与关闭时间，本设计采用 555 定时器组成的多谐振荡器作为时基产生电路，要求其产生频率为 1Hz 的脉冲。振荡器的频率计算公式为：因此，可确定各个参数，并通过仿真得到了比较稳定的脉冲信号，这里取R1=5.1k,R2=1k,C=10
8、0uF。为了提高测频精度以及显示稳定，这里加入了一个 10k 电位器，可改变振荡器的输出频率，以改变闸门时间。时基产生电路，如图 1-2-1 所示；所产生波形，如图 1-2-2 所示。武汉理工大学数字电子技术基础课程设计- 7 -A2555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIR11kR25.1kR310kKey=A 83 %C100FC31nFR410kLED1VCC5V图 1-2-1 时基产生电路图 1-2-1 时基产生波形1.2.3分频电路设计分频器可采用十进制计数器实现，对时钟脉冲进行分频后取得不同量程所需要的时间基准信号，实现量程控制。如图 1-3-1 所示
9、，1 Hz 的时钟脉冲，对武汉理工大学数字电子技术基础课程设计- 8 -其进行 3 次 10 分频，每个 10 分频器的输出信号频率分别为 1 Hz，0.1 Hz，0.01 Hz 的 3 种时间基准信号。因为闸门时间为定值（1s 高电平），当选择未分频的一路信号输入时，倍率为 1。当选择十分频的一路信号输出时，倍率为 10。同理，当选择十分频的一路信号输出时，倍率为 100。显然，闸门时间应该选择适当，闸门时间过短则因计数有效值有效位数少而降低了测量精度，过长则会导致计数器溢出而得不到正确的结果。闸门时间应能自动选择在最佳点上：如被测频率太高，致使计数器溢出，此时应自动将闸门锁住的信号分频后再
10、输入。实现自动量程首先要解决的问题是计数值的检测，即如何知道计数值已大于该量程的上限，对于标准的 4 位 BCD 码来说。在计数值大于 999 时，最高片计数器的 QD 将产生一个下降沿。利用此特性便可实现自动升、降量程。其次要解决的问题是如何实现升降量程，本方案中是用数据选择器 74LS90 实现的。自动切换量程的同时必须同时切换小数点，否则读数因无量程信息要很大程度上失去了意义。U174LS90DQA 12QB 9QD 11QC8INB1R916 R927R012INA14R023GND10VCC 5U274LS90DQA 12QB 9QD 11QC8INB1R916 R927R012IN
11、A14R023GND10VCC 5VCC5VU3A74LS08D图 1-3-1 分频电路武汉理工大学数字电子技术基础课程设计- 9 -1.2.4逻辑控制电路设计逻辑控制电路是本设计最为关键和难搞的模块，如图 1-4-1 所示，主要是配合分频计和控制闸门的开启和关闭，同时也控制整个系统的逻辑关系，包括产生 74LS90 的清零信号，74LS273 的锁存信号以及译码显示电路的控制信号。这里我们是通过 74LS153 双 4 选一数据选择器来选择所要的脉冲信号即闸门信号，由 74LS153 接换挡电路的 A,B 来对脉冲信号的选择进行控制。当 BA 输入00 时 74LS153 输出的方波的频率是
12、 1Hz；当 BA 输入 01 时 74LS153 输出的方波的频率是 10Hz；当 BA 输入 10 时 74LS153 输出的方波的频率是 100Hz，当 BA 输入 11 时 74LS153 输出的方波的频率为 1000Hz。按要求只用到 1Hz、1000Hz 两个档位，然后将 74LS153 输出的方波作用到控制信号产生电路 74LS90，将 74LS90 的 QA、QB 输出的信号分别接到 74LS153的 A、B 相应端口，A,B 所译码出 00, 11 分别完成清零，计数，锁存和换挡的功能。同时，如同在换挡原理中所说，计数最高位的芯片 74LS90 的进位输出端有进位时，应该使当前的档位提高一个档位。而只要三个显示器的最高位没有显示数字或者说仅仅是显示 0 时，应该使当前的档位降低一个档位。按照一个控制周期内，计数，锁存，换挡，清零的顺序依次进行。
