1、课 程 设 计课程名称： 电子技术课程设计 题目名称：象棋快棋赛电子裁判计时器的设计专业名称： 电子信息工程 班 级： 学 号： 学生姓名： 任课教师： 2015 年 12 月 31 日- 1 -任务说明：象棋快棋赛规则是，红、黑双方对奕时间累计均为三分钟，超时判负。设计要求：1、基本部分（1）自制稳压电源；（2）甲乙对奕方的计时器共用一个秒时钟，双方均用 3 位数码管显示，预定的初值均为三分钟，采用倒计时方式，通过按扭启动，由本方控制对方，比如甲方走完一步棋后必须按一次甲方的按键，该按键启动乙方倒计时。同理，乙方走完一步棋后必须按一次乙方的按键，该按键启动甲方倒计时。（3）超时能发出声音，报
2、警判负。2、发挥部分（1）累计时间设置可以改变（比如，还可以设定为 5 分钟）（2）工艺结构精致，具有一定的现场实用价值；（3）其它。其它说明：一人完成基本部分(1)(3)难度系数为 1.0；一人完成基本部分(1)(3)和发挥部分(1)(2)难度系数为 1.1。秒脉冲计数器 译码器 数码显示器计数器 译码器 数码显示器控制器红方黑方象棋快棋赛电子裁判计时器框图- 2 -摘要象棋快棋赛由主计数电路与扩展电路组成。通过给计数器输入固定时钟信号以计算时间；数码管显示器、数码管译码器将参赛者甲乙的走棋时间在显示器上输出；用控制电路控制计时器开始、暂停、清零、置数；自关断告警电路可在计时结束发出有限时长
3、的蜂鸣声，以上两部分构成主体电路。通过变压器、整流管、滤波元件、稳压芯片，为电路提供电能。通过晶振和计数器分频电路，将秒脉冲信号输出到计时器实现计时功能。以上构成扩展电路。经过布线、焊接、调试等工作后象棋快棋赛电子裁判计时器成形。关键词：数字电路，计数器，时钟，信号处理目录1.系统方案设计 - 1 -2.单元电路设计 - 2 -2.1 5V 稳压电源 - 2 -2.2 时钟信号发生器 - 3 -2.3 计时器电路 - 5 -2.4 译码显示电路 - 6 -2.5 计时器判零电路 - 8 -2.6 自关断告警电路 - 9 -2.7 玩家控制电路 - 10 -2.8 3 或 5 分钟时间预置开关
4、- 11 -2.9 开始/停止（置数）按钮 - 12 -2.10 防抖开关 - 12 -3.系统测试 - 14 -3.1 仿真测试 - 14 -3.2 实物测试 - 14 -4.使用说明书 - 16 -5.结论 - 17 -6.参考文献 - 18 -7.附录 - 19 -7.1 元器件清单 - 19 -7.2 测试所需仪器 - 19 -7.3 总电路图 - 19 - 1 -1.系统方案设计要实现对棋手双方走棋时间的计算，可用以下三个方案：方案一：单片机方案通过编制单片机程序，使得程序控制计时电路的运行。但是利用单片机设计该电路未免大材小用。方案二：基于 74ls192 构成的双计时器方案用两组
5、计时器（每组计时器用 3 个计数器芯片和 3 个译码器构成） ，分别记录、显示、处理两名玩家的走棋时间。该电路逻辑简单，设计上容易实现，并且不易发生差错。但是实物制作过程，由于用了两组计时器，由两组计时器引发的时间控制及处理芯片较多，因而装配、焊接的繁琐程度较大。方案三：单计时器，双锁存器方案用一组计时器、两个锁存器进行核心电路的设计。当按下开始按钮后，该计时器便一直工作。当左右其中一名玩家按下其前方的按钮，立即触发当前玩家对应的锁存器，对当前时间进行锁存，然后将对家的锁存器时间预置入计数器，然后计数器开始计算对家的时间；当另一名玩家按下其对应的按钮，则其对应的锁存器对当前时间进行锁存，然后将
6、其对家的锁存器时间预置入计数器。如此往返循环，使得单组计时器计算两个玩家走棋时间的功能得到实现。该电路能明显减少方案二所需的芯片数，但是设计难度较大，并且由于芯片功能的高度集中，不利于后期模块化的调试。综上所述，本设计采用方案二来实现最为可行。对于装配焊接的繁琐问题，本设计对功能进行模块化处理，使得各个单元电路独立成块，以尽量有利于后期安装与调试。- 2 -2.单元电路设计本设计分为主电路和扩展电路。其中主电路由裁判控制电路、玩家控制电路、计时电路、译码显示电路、计时器判零电路、告警电路组成（见图 2-1） 。扩展电路为稳压电源电路、时钟信号发生电路所构成。2.1 5v 稳压电源稳压电源提供激
7、励，用以驱动芯片正常工作。如图 2-2 所示：图 2-2 5V 稳压电源原理图220V 电网交流电（最大值 311V）经过变压器，从上到下三个输出端，依次可获得+6v,0v,-6v 有效值的电压输出，经过功率二极管全波整流，可获得下半周翻转的正弦波，该电压有效值大于 5V 小于 6V。为获得相对平稳的直流电，在整流管输出端并接一个大电容(3300uF)和一个中电容(10uF)。为得到 5v 的稳压，在大、中电容后接入三端稳压管 LM7805,使其输出电压接近 5v。三端稳压管后串接一个功率二极管，以起到保护输出端负载的作用，该二极管后并接的 10nF 小电容，用以滤除电输出电压中的中高频纹波。
8、在仿真电源的输出端接入示波器和交流电压表（见图 2-3a） ，观察输出端波形和电秒脉冲计数器 译码器 数码显示器计数器 译码器 数码显示器控制器红方黑方图 2-1 象棋快棋赛电子裁判计时器框图- 3 -压值（见图 2-3b、图 2-3c）图 2-3a 仿真测试接线 图 2-3b 示波器仿真结果 图 2-3c 电压表仿真测试从仿真结果可知，输出电压稳定后，其数值在 5V 左右。2.2 时钟信号发生器时钟信号给予计数器稳定的计数脉冲，使之获得计时功能（见图 2-4） 。图 2-4 时钟信号发射器原理图使用有源晶振，只需在其输入端加入电源电压，即可在输出端得到方波信号。本设计用到 32.768KHz
9、 有源晶振，经过 37268（2 的 15 次方）分频后，可获得稳定的 1Hz方波信号，用以准确带动计数器进行时间计数。- 4 -图 2-5 74LS161 引脚图 图 2-6 74LS161 仿真图表 2-1 74LS161 功能表：从 74LS161 功能表功能表（见表 2-1）中可以知道，当清零端 CR=“0”，计数器输出 Q3、Q2、Q1、Q0 立即为全“0” ，这个时候为异步复位功能。当 CR=“1”且LD=“0”时，在 CP 信号上升沿作用后，74LS161 输出端 Q3、Q2、Q1、Q0 的状态分别与并行数据输入端 D3，D2，D1，D0 的状态一样，为同步置数功能。而只有当CR
10、=LD=EP=ET=“1”、CP 脉冲上升沿作用后，计数器加 1。74LS161 还有一个进位输出端CO，其逻辑关系是 CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器。分频电路采用了 4 个 74hc161 十六进制计数器，待分频信号输入第一个 161 芯片的时钟输入端，第一个 161 芯片的进位输出端，连接第二个 161 芯片时钟输入端；第2 个 161 芯片的进位输出端，连接第 3 个 161 芯片时钟输入端；第 3 个 161 芯片的进位输出端，连接第 4 个 161 芯片时钟输入端。在第四个 161 芯
11、片的 Q2 输出口，可得到 2的 15 次方分频信号（1Hz） ；在 Q0 输出端，可得到 2 的 13 次方分频信号（4Hz） （用以驱动下述设计中告警电路自动停止告警） 。由于晶振产生频率的稳定性，本方案相比 lm555 方波产生电路，在频率上具有无可比拟的精确度，作为时钟信号源更为合适。仿真结果：在最后一个计数器的 14，12 引脚接入频率计，可测得分别输出 4Hz 个 1Hz 的频率（见图 2-8） 。- 5 -图 2-8 仿真分频电路的结果2.3 计时器电路图 2-9 时器原理图- 6 -74ls192 为 10 进制、异步清零、异步置数、可逆计数器，当在其 4 号引脚（见图2-10
12、）输入时钟信号时，计数器为倒计数模式，其 Q3-Q0 输出端依次从0000，1001，10000010，0001，0000循环计数，其 13 号输出端子为退位信号输出端子，将其连接到下一个 192 计数器的 4 号引脚，即可得道 2 位十进制倒计数电路，再多接一个 192 计数器，即可组成 3 位十进制计数器（见图 2-9） ，以满足设计中3 分钟倒计时的要求【3 个计数器的功能从左到右依次为：分（个位） ；秒（十位） ；秒（个位） 】 。图 2-10 74lS192 引脚排列及逻辑符号表 2-2 74LS1492 功能表：第二个计数器需设计为六进制，以满足实际要求。因为 192 计数器为异步置数：当 11 号引脚（置数端子）得到使能信号时，不管下一个时钟上升沿是否到来都立刻进行置数。所以本设计使用了逢 9 变 5 的方法，即当计数器从 3 2 1 0 变为 9（二进制 1001）的一瞬间，通过与非门检测到该输入，立即带动计数器置数为 5（二进制0101） 。之后计数器检测到时钟上升沿，则依次变为 4 3 2，得以满足六进制倒计数要求。2.4 译码显示电路
