1、目录1 引言 .12 软件介绍 .23 运算放大器设计基础 .33.1 运放的主要性能指标 .33.2 运算放大器的基本结构 .33.2.1 全差分运放 .33.2.2 套筒式结构 .44 系统总体设计 .54.1 电路设计的整体结构 .54.2 主放大电路设计 .64.3 偏置电路的设计 .64.4 输出级的设计 .74.5 共模反馈的设计 .85 仿真与分析 .95.1 运放直流与交流特性 .95.2 噪声特性分析 .105.3 设计指标 .116 版图设计与分析 .126.1 基本器件版图设计 .126.1.1 NMOS 版图设计 .126.1.2 电容电阻版图设计 .136.2 版图的
2、总体设计 .146.2.1 主电路模块版图 .146.2.2 偏置模块版图 .156.2.3 输出模块版图 .166.2.4 整体模块版图 .166.3 LVS 版图比对 .177 总结 .198 参考文献 .20课程设计说明书11 引言集成运算放大器（Integrated Operational Amplifier）简称集成运放，是由多个 CMOS 管与电容电阻通过耦合方式实现提高增益的模拟集成电路。集成运放具有增益高、输入阻抗大、输出阻抗低、共模抑制比高和失调与漂移性小等优点，而且当输入电压值为零时，输出值也为零。集成运放是构成常用集成电路系统的通用模块。常见的集成运放有三种结构：简单的全
3、差分结构、套筒式共源共栅结构和折叠共源共栅结构等。第一种简单的全差分结构优点是输出范围较大，缺点是幅频特性较差，直流增益较小，精度不高，功耗较大，电源抑制比和共模抑制比差，因此设计者一般不采用这种方法来设计精度较高的电路。第二种套筒式共源共栅结构优点是具有很宽的带宽，运算速度很快，增益也很高，电路噪声和功耗都很低，缺点是电路的输出信号范围很小，并且共模输入范围也较窄，因此这种方法目前部分设计者采用。第三种折叠共源共栅结构优点是电路输出信号范围较大，由于输入信号和输出信号可以短接因而共模电平很容易确定，缺点是牺牲了电路的功耗和噪声等特性，因此这种电路目前也有很多设计者采用。综合以上三种集成运放结
4、构性能的优劣以及各种性能之间的折衷，本设计输入级选择折叠式共源共栅结构，因为它具有最快的速度和最大的增益，但单级折叠式结构虽然具有较高的增益但是还是不能完全满足设计要求，该结构输出摆幅较大，在考虑到继续进行放大的同时具有较好的输出摆幅和频率特性，因此将以共源级作为输出级。与单级结构相比，两级结构将会增大功耗，降低速度，需要提出或采取相应措施解决这些问题。随着 CMOS 集成电路技术的不断发展与进步，设计者开始尝试利用 CMOS技术来设计高性能的集成运放，尤其是一些高精尖的精密仪器设备。CMOS 运放电路在开环增益、失调电压、速度等方面得性能与双极性晶体管相比稍微差一点，但是 CMOS 运放电路
5、具有十分大的输入电压范围和输出摆幅，并且在输入阻抗和静态功耗等方面有着巨大的优越性。不仅如此，CMOS 集成运放所占用的芯片面积连普通双极性集成运放电路的一半都不到。因此，CMOS 集成运放在现代集成电路设计中占有的比重越来越大。课程设计说明书22 软件介绍本设计中集成运放的设计采用 0.13um CMOS 工艺，设计采用 Tanner EDA集成电路设计软件完成电路结构设计仿真、版图设计和 LVS 比对。Tanner EDA集成电路设计软件是由美国加州 Tanner Research 公司开发的集成电路设计工具，该工具基于 Windows 平台，功能十分强大，很容易学习。Tanner EDA
6、 设计软件共包括五部分，分别为：S-Edit，T-Spice ，W-Edit，L-Edit 和 LVS，从电路设计、分析模拟到电路布局一应俱全。其中应用最广泛的是 L-Edit 版图设计软件，该软件在国内的版图设计软件中具有很大的优势，也是设计者们争相追逐的简单易用版图设计软件之一。Tanner EDA 中的各软件的主要功能如表 2-1 所示。软件 功能S-Edit 编辑电路图T-Spice 电路分析与模拟W-Edit 显示 T-Spice 模拟结果L-Edit 编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转换LVS 电路图与布局图结果对比图 2-1 Tanner各软件主要功能Ta
7、nner EDA具体设计流程大概为：首先，根据设计需要把搭建电路模块，模块搭建是在S Edit中 编辑出来的。搭建完成之后根据已知公式与参数进行宽长比的修改，进行电路的性能优化，电路修改完毕之后将该电路图输出成SPICE文件。接下来用到了仿真模拟软件 T-Spice，利用T-Spice输入相应命令，对电路图模拟并输出成SPICE 文件，如果模拟结果有错误，回到 S-Edit 检查电路图，如果T-Spice 模拟结果无误，则开始利用L-Edit 对电路进行版图的设计。用L-Edit 进行整体版图布局与连接，在版图设计中要使用DRC 功能做设计规则的检查，如果设计违反规则，说明版图设计中存在错误，
8、需要返回L-Edit进课程设计说明书3行修改直到设计规则检查没有错误为止。然后将通过验证的版图转化成SPICE文件，再利用T-Spice模拟，模拟过程中如果存在错误，还需要对版图进行修改，知道输出结果和电路原理图仿真结果一样之后才算完成。最后利用LVS将电路图输出的SPICE文件与版图转化的 SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit或S-Edit的图。直到验证无误为止，这样软件的设计就算完成了。之后把版图生成的文件送到工厂，由工厂负责加工批量生产 3。3 运算放大器设计基础3.1运放的主要性能指标运放的主要性能指标：直流增益、单位增益带宽、功耗、噪声与失调、输出摆幅、转
9、换速率与建立时间、相位裕度、线性、输入阻抗、输出阻抗、电源抑制比。3.2运算放大器的基本结构集成运放的主流设计结构主要有简单的全差分结构、套筒式共源共栅结构和折叠式共源共栅运放三种形式。各种设计结构各有优劣，本节将各种设计结构的性能优劣进行比较得出本设计所采用的设计结构。3.2.1全差分运放 普通电路的设计通常采用双端输入单端输出结构，全差分运算放大器采用双端输入双端输出设计结构，比单端输出具有更宽的输出信号范围，其结构其应用范围更广，性能更优。单端输出运放结构的反馈电路，它的输出摆幅为Vmax-Vmin，如图 3-1。双端输出的运放结构输出的电压 Vo 的值是 Vo2-Vo1，由此可见，差分
10、电路的输出摆幅是单端输出的两倍，如图 3-2。课程设计说明书4图 3-3 单端输出运算放大器图 3-1 单端输出运算放大器图 3-2差分输出运算放大器3.2.2套筒式结构套筒式共源共栅放大器结构是一个双端输入，双端输出的筒式结构运算放大器。跟基本的差分运算放大器相比较，就是在其简单的放大器基础之上把单个的 MOS 管替换成共源共栅结构以后得到的。课程设计说明书5套筒式共源共栅放大器结构的优点是：套筒式结构简单，处理速度较快。由于套筒式共源共栅放大器结构只有一条电流支路，因此该结构具有极低的功耗。但是该结构也有着一定的缺陷：由于输入级信号范围的限制使得输入的共模信号受到了较大的限制，并且电路的输
11、出信号范围也受到限制，从而导致电路的放大倍数受到限制，因此要得到较大的电路放大倍数就必须以降低信号的输入范围和输出信号范围为代价。3.2.3折叠式结构为了解决套筒式结构中信号的输入范围和输出信号范围限制的缺陷，设计者们提出了一种折叠式共源共栅的电路结构。由于 PMOS 管具有较高的输入阻抗，使得电路的输入信号范围和输出信号范围有很大地提高。课程设计说明书64 系统总体设计4.1电路设计的整体结构CMOS 运算跨导放大器的设计整体框图如图 4-1 所示，整个系统由五部分组成：差分输入模块、补偿电路模块、输出缓冲模块、偏置电路模块和高增益模块组成。整个设计主要工作原理是输入差分信号经过增益放大级，
12、在偏置电路的作用下，结合补偿电路实现电路的放大作用，最后由输出缓冲级输出，从而较好的控制输出摆幅，获得较宽的带宽。图 4-1系统框图图 4-1 所示中第一级为 CMOS 运算跨导放大器的输入级差分输入模块，输入级主要作用将输入信号进行放大作用，并且该电路模块具有较高的输入阻抗可以提高后级负载驱动能力。由于本设计采用的是 CMOS 工艺，MOS 管的课程设计说明书7栅极只有极微小的漏电流，可以保证电路具有很高的输入阻抗，从而满足设计要求。第二级为 CMOS 运算跨导放大器的中间级高增益模块，中间级的作用主要是将经过第一级差分输入模块放大的信号进行进一步地放大，使得电路的增益得到更大地提升。第三级
13、为 CMOS 运算跨导放大器的输出级输出缓冲模块，输出级的作用主要是使得 CMOS 运算跨导放大器具有平稳的共模输出电平，因此需要该电路具有较高的输出阻抗。补偿电路模块的主要作用是通过加上适当的反馈网络从而改变 CMOS 运算跨导放大器的开环特性，使得该集成运放在闭环条件下能够稳定地工作，而不会产生振荡。偏置电路模块的作用是为各个电路模块提供合适的偏置电压，使得电路具有稳定的性能。4.2 主放大电路设计主电路的设计采用的是两级级联的结构，其原理如下：第一级差分放大电路是采用两个 PMOS 管作为差分输入管的折叠式共源共栅结构，PMOS 管的使用可以大大提高运放的增益，与普通全差分结构和套筒式结
14、构相比，折叠式共源共栅结构的使用能够使设计得到一个比较合理的设计效果。在提高集成运放电路增益的同时，电路设计还需要考虑噪声对电路性能的影响，采用对称式的管子结构可以将电路的输出噪声影响降低到最小。对于集成运放来说，电路的电源抑制比也是影响电路性能的一个重要因素，第一级的结构能够产生较高的电路增益，电路噪声的提高会使得电源抑制比也会提高，需要通过理论计算从而合理设计管子的宽长比，减小电源抑制比。折叠式结构功耗也相对较大，与其良好的输出摆幅相比还是可以接受的。第二级采用共源级，这样输出阻抗会符合设计的要求，与此同时还需要考虑输出摆幅的影响，共源级的设计会有较高的输出摆幅。因此，选择确定了共源级结构。课程设计说明书84.3 偏置电路的设计偏置电路结构简单可行，该电路的主要作用是通过设计各个管子宽长比来产生不同的偏置电压。其中 Iref 作用是为整个电路提供参考基准电流，使得产生三个偏置电压，从而对主电路提供合适的偏置电压。偏置电路的模块如图 4-2 所示。图 4-2偏置模块图 4-2 中 M16 管的漏极与偏置电流源 Iref 相连，M16 管与 M13 管构成镜像电流源的结构，基准电流 Iref 通过镜像结构把 Iref 按 M16 管宽长比的比例镜
