1、 西南交通大学本科毕业设计（论文） 第 1 页 贵州大学明德 学院课程设计报告 课程名称： 同步时序电路设计 系 部： 机械与电气工程系 专业班级： 电信 081 班 小组成员 ： 宋亚雄、彭涛、毛晓龙 指导教师： 吴锐老师 完成时间： 2010 年 1 月 9 日 报告成绩 ： 评阅教师 日期 西南交通大学本科毕业设计（论文） 第 2 页 目 录 一、设计要求 . 3 二、设计的作用、目的 . 3 三、设计的具体实现 . 4 1、系统概述 . 4 2、电路分析与设计 . 7 与门逻辑电路 . 7 异或门逻辑电路 . 8 下降沿 JK触发器 . 8 电路分析 . 10 发展及应用 . 11 四
2、、心得体会及建议 . 12 五、附录 . 14 六、参考文献 . 15 西南交通大学本科毕业设计（论文） 第 3 页 同步时序电路 课程 设计报告 一、 设计要求 课程设计的基本任务，是着重提高动手能力及在字集成电路应用方面的实践技能，培养综合运用理论知识解决实际问题的能力。各组人员可分别通过设计图纸，上 网查找资料以及撰写报告这几个过程来锻炼逻辑思维能力及实际动手能力。从实际操作中学习知识，思考存在的问题以及解决问题。 提交的文件包括： 1、一份用 WORD 完成的课程设计报告，要求打印，格式见后面的附件， 2、设计图纸（ A2 图纸）手绘或使用相关绘图软件皆可。设计图的元器件要求全部用与、
3、或、非门实现并用虚线框表明模块名称。 题目如下： 用 JK触发器 设计一同步时序电路，其状态表如下： 1nQ 0nQ 11nQ 10nQ /Y A = 0 A = 1 00 01/0 11/0 01 10/0 00/0 10 11/0 01/0 11 00/1 10/1 表 1.1 二、 设计的作用、目的 随着时代的发展 ,电子技术的日新月异，数字系统越来越广泛地运用于各个领域，而时序电路逻辑的正确性及稳定性是数字系统成败的关键。我们作为电子信息工程工程专西南交通大学本科毕业设计（论文） 第 4 页 业的学生，就应该抓住时代的脉搏，在自己的专业课程上下功夫，在理论知识丰富的情况下，更要加 强动
4、手能力，努力提高我们自身的综合素质。 我们本次设计应该要达到以下几点： 通过本次课程设计，巩固所学知识，掌握同步时序电路的组成，分析。 掌握各类型触发器的特性方程，以及相互之间的转换。 熟练分析时序电路，能写出已知电路的时钟方程，激励方程，输出方程，特性方程，能够列出真值表，画出状态图、时序图。 三、 设计的具体实现 1、 系统概述 同步 时序电路的设计是电路分析的逆过程，即 是由逻辑问题的描述，产生实现逻辑 功能的电路，其主要设计步骤如下 ： 第一步：根据问题的逻辑要求，建立原始流程表。 A、 明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号； B、找出可能的状态和
5、状态转换之间的关系； C、根据原始状态图建立原始状态表。 第二步；将原始流程表简化， 去掉多余的状态过程， 得到最简流程表。 第三步：对最简流程表进行状态分配及不稳定状态的输出指定。 A、确定状态编码的位数； B、确定每个状态的编码。 第四步：选择触发器类型。 第 五 步：写出激励状态和输出状态表达式。 第 六 步：画出逻辑电路图 ，并检查自启动能力 。 具体 过程 如下： 首先，根据设计要求中的状态表（表 1.1）和 JK触发器的激励表，可列出状态西南交通大学本科毕业设计（论文） 第 5 页 转换真值表和对各触发器的激励信号，如（表 1.2）。 1nQ 0nQ A 11nQ 10nQ Y 然
6、后，根据状态表 ,设电路的 初始状态为 1nQ 0nQ =00， 可画出状态图以及时序图， 由状态图和时序图可以看出，我们需要设计的是一个可逆二进制计数器。 A = 0 时，进行加计数，每来一个时钟脉冲，计数器值 1nQ 0nQ 加 1，依次为 00-01-10-11。每经过4 个时钟脉冲作用，电路的状态循环一次。当 A = 1 时，进行减 1 计数， 依次为11-10-01-00。 Y 端在 1nQ 0nQ 为 11时输出 1。 0 0 0 0 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0
7、1 1 1 1 1 0 1 00 0 1 11 1 0 0 1 1 0 0 1 1 0 CP A Q 0 Q 1 Y (a ) 状态图 (b) 时序图 表 1.2 西南交通大学本科毕业设计（论文） 第 6 页 再者 ，根据（表 1.2）画出两触发器 J、 K和 电路输出端 Y的卡诺图； 最后， 由上面的卡诺图分别写出输出方程和激励方程组，化简激励方程组得： 0J = 0K = 1 1J = 1K = A 0Q 输出方程为： Y = 1Q 0Q 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 J1 K1 J0 K0 Y 1Q1Q 1Q 1QA A
8、A A A 0Q 0Q 0Q 0Q 0Q 西南交通大学本科毕业设计（论文） 第 7 页 我们将 0J 、 0K 、 1J 、 1K 、 A 分别取值代入激励方程组和输出方程， 得出下表（ 1.3）： 0J 0K 1J 1K 1nQ 0nQ A 11nQ 10nQ Y 与题目要求的状态符合，故可以根据激励方程组和输出 方程构建逻辑电路图。 2、 电路 分析与 设计 与门逻辑 电路 “只有当一件事的几个条件全部具备之后，这件事才发生”，这种关系就称为与逻辑。 逻辑表达式可表示为： L A B 逻辑符号为： & A B Y 表 1.3 1 0 0 0 0 0 1 0 1 1 0 0 1 1 1 0
9、1 1 0 1 0 1 0 0 1 0 0 1 1 0 0 0 1 0 1 0 0 1 1 0 1 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 0 1 西南交通大学本科毕业设计（论文） 第 8 页 异或门逻辑 电路 异或的逻辑关系是：当两个信号输入相同时，输出为 0；当两个输入信号不同时，输出为 1。 表达式如下： Y A A B A B BA B A BAB 逻辑符号为： 下降沿 JK 触发器 由于所需涉及到的电路只有四种状态，我们就可以选用两个下降沿触发的 JK 触发器 。在所有类型的触发器中，只有 JK触发器具有最强的逻辑功能，它能执行置 1、置
10、0、保持和翻转四种操作，并可用简单的附加电路转换为其它功能的触发器。 D CP & & Q Q 1 & & & 1 1 1 1 J K & & & & 边沿 JK 触发器 A B =1 Y Y A B & & & & 西南交通大学本科毕业设计（论文） 第 9 页 JK 触发器的特性方程为： 10nQ =J nQ +K nQ 由 JK触发器的状态图和特性方程都可以看出，当 J=1， K=0 时，触发器的下一状态将被置 1（ 1nQ =1）；当 J=0,K=1 时，触发器状态将被置 0；当 J=K=0 时，触发器状态保持不变（ 1nQ = nQ ）； J=K=1 时，触发器翻转（ 1nQ = nQ
11、 ）。 JK 触发器的状态图 0 1 J = 1 K = K J = K =1 J = 0 K= J= K = 0 J C P KQ QJ KQ Q曾用符号J C P K1J 1KQ Q国标符号C P C 1边沿 JK 触发器逻辑符号 西南交通大学本科毕业设计（论文） 第 10 页 电路分析 根据上面所推算出的输出方程和激励方程组，我们可以画出相应的逻辑电路图。 A. 由输出方程 ： Y = 1Q 0Q 可得： B 由激励方程 0J = 0K = 1 得 ； 1J = 1K = A 0Q 得 ： 0Q 0Q 1 CP 1J C1 1K & 1Q 0Q Y 1Q 1Q A 0Q =1 CP 1J C1 1K
