1、 1 2 关键词 2 引言 2 系统工作原理 3 直接数字频率合成 4 DDS 基本原理及性能特点 5 采用 DDS的 AD9851 6 AD9851的原理 7 AD9851在信号源中的应用 8 AD9851在本系统的应用电路 9 低通滤波器（ LPF） 10 锁相环频率合成 11 锁相环频率合成 MC145151在本电路中的应用 12 压控振荡器（ VCO） 12 缓冲放大器 13 单片机控制的整体电路 14 功率放大 15 本系统的软件设计 15 总调试 25 结束语 25 DDS 短波信号发生器技术指标 26 所采用的仪器设备 26 所用软件 26 参考文献 26 参考网站 27 DDS
2、短波信号发生器 2 摘要： 本文主要介绍的是采用直接数字频率合成的短波信号发生器，它主要以微电脑控制部分、直接数字频率合成（ DDS）部分、数字锁相环频率合成部分、背光液晶显示部分、功率放大部分等组成。该软件系统采用菜单形式进行操作，操作方便明了，增加了很多功能。它通过启动 DDS 后，把内存缓存区的数据送到 DDS 后输出相应的频率，并把数据转换为 BCD 码，送到液晶显示器进行显示。该系统输出稳定度、精度极 高，适用于当代的尖端的通信系统和精密的高精度仪器。 创新之处： 1 采用是当代最先进的直接数字频率合成（ DDS）技术为主，以数字锁相环频率合成器为辅，作为 DDS 的基准。而数字锁相
3、环频率合成器又以高精度、稳定度的温度补偿晶体振荡器为基准。具有当代最高的精度、稳定度和频率分辨率 1HZ。 2 采用带背光的低功耗液晶显示模块。 3 具有多个频道的存储、掉电存储断电记忆功能。 4 具有超频率、超频道的自动查错功能。 5 软件上采用菜单式，全部键盘控制方式。 6 支持在线擦除，随时升级程序。 关键词： 直接数字频率合成（ DDS）、 AD9851、锁相环、 MC145151、VCO 引言 1971年，美国学者 j.Tierney等人撰写的 “A Digital Frequency Synthesizer“-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合
4、成原理。限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。近 10 年间，随着微电子技术的迅速发展，直接数字频率合成器（ Direct Digital Frequency Synthesis简称 DDS 或 DDFS）得到了飞速的发展，它以有3 别于其它频率合 成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。 系统工作原理： 给整个系统上电后 ,单片机启动 DDS、对 LCD 进行初始化，预置完毕后向单
5、片机发出一应答 .接着单片机读取存储芯片中作为系统缓存器的数据，送到 LCD 显示，把 LCD 显示的内容转换为 DDS 的频率数据，然后送给已经启动 DDS 芯片，输出相应的频率。然后进入键盘扫描程序，判断键盘按下，如有 效键按下单片机则执行送显示等。然后返回键盘扫描程序处于等候状态。总体框图如下图 1。 图 1 直接数字频率合成 在频率合成（ FS, Frequency Synthesis）领域中，常用的频率4 基准时 钟 相位累加器 相位 / 幅度变换 D/A变换 低通滤波 比较器 合成技术有模拟锁相环、数字锁相环、小数分频锁相环（ fractional-N PLL Synthesis）
6、等，直接数字合成 (Direct Digital Synthesis DDS)是近年来新的 FS 技术。单片集成的 DDS 产品是一种 可代替锁相环的快速频率合成器件。 DDS 是产生高精度、快速变换频率、输出波形失真小的优先选用技术。 DDS 以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速 D/A 变换器产生所需的数字波形（通常是正弦波形），这个数字波经过一个模拟滤波器后，得到最终的模拟信号波形。如图 2所示，通过高速 DAC 产生数字正弦数字波形，通过带通滤波器后得到一个对应的模拟正弦波信号，最后该模拟正弦波与一门限进行比较得到方波时钟信号。 DDS系统一个显著
7、的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。除此 之外， DDS 的固有特性还包括：相当好的频率和相位分辨率（频率的可控范围达 Hz 级，相位控制小于0.09） ,能够进行快速的信号变换（输出 DAC的转换速率 300百万次 /秒）。这些特性使 DDS在军事雷达和通信系统中应用日益广泛。 其实，以前 DDS价格昂贵、功耗大（以前的功耗达 Watt级）、DAC器件转换速率不高，应用受到限制，因此只用于高端设备和军事上。随着数字技术和半导体工业的发展， DDS 芯片能集成包括高速 DAC器件在内的部件，其功耗降低到 mW 级（ AD9851在 3.3v时功耗为650mW），功能增
8、加了，价格便 宜。因此， DDS 也获得广泛的应用：现代电子器件、通信技术、医学成像、无线、 PCS/PCN系统、雷达、卫星通信。 fo M 图 2 基本原理及性能特点 5 相位累加器 波形存储器 D/A 转换器 低通滤波器 的基 本原理是利用采样定理，通过查表法产生波形。的结构有很多种，其基本的电路原理可用图 3来表示。 K fS FO 图 3 相位累加器由位加法器与位累加寄存器级联构成。每来一个时钟脉冲，加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使 加法器
9、在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是输出的信号频率。 用相位累加器输出的数据作为波形存储器（）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到转换器，转换器将数字量形式的波形幅值转换成所要求合成频率 的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 在相对带宽、频率转换时间、高分
10、辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。 （）输出频率相对带宽较宽 输出频率带宽为 s（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到 s。 （）频率转换时间短 6 是一个开环系统，无任何反馈环节，这种结构使得的频率转换时间极短。事实上，在的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。的频率转换时间可达纳秒数量级，比
11、使用其它的频率合成方法都要短数个数量级。 （）频率分辨率极高 若时钟 s的频率不变，的频率分辨率就由相位累加器的位数决定。只要增加相位累加器的位数即可获得任意小的频率分辨率。目前，大多数的分辨率在数量级，许多小于 甚至更小。 （）相位变化连续 改变输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 （）输出波形的灵活性 只要在内部加上相应控制如调频控制、调相控制和调幅控制，即可以方便灵活地实现调频、调相和调幅功能，产生、和等信号。另外，只要在的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯
12、齿波和矩形波甚至是任意的波形。当的波形存储 器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 （）其他优点 由于中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。 采用 DDS的 AD9851 本系统采用 了 美国模拟器件公司采用先进 DDS 直接数字频率合成技术生产的高集成度产品 AD9851 芯片。 AD9851 是在 AD9850 的基础上，做了一些改进以后生成的具有新功能的 DDS 芯片。 AD9851 相对于 AD9850 的内部结构，只是多了一个 6 倍参考时钟倍乘器，当系7 统时钟为 180MHz 时，在参考
13、时钟输入端，只需输入 30MHz 的参考时钟即可。如图 4（ AD9851 内部结构）所示， AD9851 是由数据输入寄存器、频率 /相位寄存器、具有 6倍参考时钟倍乘器的 DDS 芯片、 10位的模 /数转换器、内部高速比较器这几个部分组成。其中具有 6 倍参考时钟倍乘器的 DDS 芯片是由 32 位相位累加器、正弦函数功能查找表、 D/A 变换器以及低通滤波器集成到一起。这个高速 DDS 芯片时钟频率可达 180MHz， 输出频率可达 70 MHz，分辨率为 0.04Hz。 图 4 AD9851的原 理 AD9851 可以产生一个频谱纯净、频率和相位都可编程控制且稳定性很好的模拟正弦波，
14、这个正弦波能够直接作为基准信号源，或通过其内部高速比较器转换成标准方波输出，作为灵敏时钟发生器来使用。 8 AD9851的各引脚功能如下，引脚排列，如图 5： D0 D7： 8位数据输入口，可给内部寄存器装入 40位控制数据。 PGND： 6倍参考时钟倍乘器地。 PVCC： 6倍参考时钟倍乘器电源。 W-CLK：字装入信号，上升沿有效。 FQ-UD：频率更新控制信号，时钟上升沿确认输入数据有效。 FREFCLOCK：外部参考时钟输 入。 CMOS/TTL 脉冲序列可直接或间接地加到 6 倍参考时钟倍乘器上。在直接方式中，输入频率即是系统时钟；在 6 倍参考时钟倍乘器方式，系统时钟为倍乘器输出。
15、 AGND：模拟地。 AVDD：模拟电源 (+5 )。 DGND：数字地。 图 5 DVDD：数字电源 (+5 )。 RSET、 DAC：外部复位连接端。 VOUTN：内部比较器负向输出端。 VOUTP：内部比较器正向输出端。 VINN：内部比较器的负向输入端。 VINP：内部比较器的正向输入端。 DACBP： DAC旁路连接端。 IOUTB：“互补” DAC 输出。 IOUT：内部 DAC输出端。 RESET：复位端。低电平清除 DDS 累加器和相位延迟器为 0Hz 和 0 相位，同时置数据输入为串行模式以及禁止 6倍参考时钟倍乘器工作。 AD9851在信号源中的应用 为了能够完成调频、调幅
16、、调相的各种功能，要向 AD9851 输入频率 /相位控制字，这是通过 AD9851和微处理器相连接来实现。可以和 AD9851 的数据线直接相连接的单片机类型很多，本文中选用的是9 Atmel公司生产的单片机 AT89S51，如图 6所示，为 AT89S51和 AD9851的硬件串行接口框图。当然也可以选用 AT89S52、 MCS51、 AD9851、AD9850等。 AD9851在本系统的应用电路 由于 AD9851 是贴片式的体积非常小，引脚排列比较密，焊接时必须小心，还要防静电，焊接不好就很容易把芯片给烧坏。还有在使用中数据线、电源等接反或接错都很容易损坏芯片。所以在 AD9851外围采用了电源、输入、输出、数据线的保护电路。为了不受外界干扰，添加了不少的滤波电路，显得整个电路完美。 图 6 10 低通滤波器（ LPF） 为了使输出的频率不受高频斜波的干扰，所以选用了两级的型LC 低通滤波器，其动态范围宽 0 83MHZ,增益高 83MHZ 时刚衰减1.4DB，波形图如图 8。输入、输出阻抗为 50。原理图如图 7。 图 7 图 8
