计算机组成CPU数据通路verilog实验报告(共11页).doc

精选优质文档-倾情为你奉上计算机组成与系统结构实验报告院（系）： 计算机科学与技术学院专业班级： 学 号： 姓 名： 同 组 者： 指导教师： 实验时间： 2012 年 5 月 23 日 实验目的:完成处理器的单周期cpu的设计。实验仪器：PC机（安装Altebra 公司的开发软件 QuartusII）一台实验原理：控制器分为主控制器和局部ALU控制器两部分。主控制器的输入为指令操作码op，输出各种控制信号，并根据指令所涉及的ALU运算类型产生ALUop，同时，生成一个R-型指令的控制信号R-type，用它来控制选择将ALUop输出作为ALUctr信号，还是根据R-型指令中的func字段来产生ALUctr信号。实验过程及实验记录：1. 设计过程：第一步：