基于FPGA的2DPSK信号产生器设计.doc

1、I 基于 FPGA 的 2DPSK 信号产生器的设计 草鱼 草鱼 摘 草鱼 草鱼要 ： pork草鱼 随着时代的进步 ， 鲤鱼 FPGA 的应用也越来越广泛 ， 鲤鱼 FPGA 用硬件描述语言 （ Verilog 草鱼 HDL） 来实现 2DPSK 信号的调制系统 ， 鲤鱼 不仅简单方便 ， 鲤鱼 而且还能满足现代设备快速 、 pork准确 、 pork功耗低的特点 。 草鱼 Verilog 语言有着灵活多样的电路描述风格 ，鲤鱼 语言功能性强 ， 鲤鱼 并且简单易学 ， 鲤鱼 这些优良的性能使其得到广泛流行 。 草鱼 数字通信技术与 FPGA 的结合是现代通信系统发展的一个必然趋势 。 草鱼

2、 FPGA 实现2DPSK 信号可用如下方法 ， 鲤鱼 先通过 FPGA 产生时钟信号 ， 鲤鱼 经过分频器产生两路时钟 ， 鲤鱼 一路用于基带码的产生 ， 鲤鱼 也就是用于驱动 M 序列信号发生器产生绝对码 ， 鲤鱼 另一路用于采样正弦信号 。 草鱼 M 序列产生的绝对码经过差分运算转换成相对码 ， 鲤鱼 再把相对码加到正弦信号上输出 ， 鲤鱼 这就相当于对原码进行了调相输出 。 草鱼 而 FPGA 只能处理数字信号 ， 鲤鱼 因此要经过 DAC 器件转换为模拟信号 ， 鲤鱼从而产生 2DPSK 信号 。 草鱼 通过对仿真波形的分析可知 ， 鲤鱼 该方案很好的实现了2DPSK 信号产生器的功

3、能 。 草鱼 草鱼 草鱼 关键词 ： porkFPGA； porkVerilog 草鱼 HDL； pork2DPSK 信号产生器 ； pork数字调制 ； pork串并转换 ；p ork草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 Design 草鱼of 草鱼2DPSK 草鱼Signal 草鱼 Generator 草鱼 Based 草鱼on 草鱼FPGA 草鱼 草鱼 II Abstract： por k草鱼 With 草鱼 the 草鱼 progress 草鱼 of 草鱼 the 草鱼 times, 草鱼 FPGA 草鱼 is 草鱼 used 草鱼 more 草鱼 and 草鱼 more 草

4、鱼 popularly. 草鱼FPGA 草鱼 used 草鱼 hardware 草鱼 description 草鱼 language 草鱼 ( 草鱼 Verilog 草鱼 HDL 草鱼 ) 草鱼 to 草鱼 achieve 草鱼 the 草鱼2DPSK 草鱼 signal 草鱼 modulation 草鱼 system. 草鱼 Its 草鱼 not 草鱼 only 草鱼 simple 草鱼 and 草鱼 convenient, 草鱼 but 草鱼also 草鱼 equipped 草鱼 with 草鱼 many 草鱼 excellent 草鱼 characteristics 草鱼 of 草鱼 m

5、odern 草鱼 devices, 草鱼 such 草鱼as 草鱼 fast, 草鱼 accurate, 草鱼 low 草鱼 power 草鱼 consumption. 草鱼 Verilog 草鱼 language 草鱼 can 草鱼 descript 草鱼circuit 草鱼 variously 草鱼 and 草鱼 flexibly, 草鱼 and 草鱼 has 草鱼 powerful 草鱼 function. 草鱼 Whats 草鱼 more, 草鱼 its 草鱼easy 草鱼 to 草鱼 learn 草鱼 for 草鱼 us. 草鱼 These 草鱼 excellent 草鱼 prope

6、rties 草鱼 make 草鱼 Verilog 草鱼 language 草鱼applied 草鱼 widely. 草鱼 The 草鱼 combination 草鱼 of 草鱼 digital 草鱼 communication 草鱼 technology 草鱼 and 草鱼FPGA 草鱼 is 草鱼 a 草鱼 certainly 草鱼 trend 草鱼 of 草鱼 the 草鱼 development 草鱼 of 草鱼 modern 草鱼 communication 草鱼system. 草鱼 The 草鱼 process 草鱼 of 草鱼 producing 草鱼 2DPSK 草鱼 signa

7、l 草鱼 by 草鱼 FPGA 草鱼 is 草鱼 as 草鱼 follows. 草鱼The 草鱼 clock 草鱼 signal 草鱼 generated 草鱼 by 草鱼 FPGA 草鱼 will 草鱼 generate 草鱼 two 草鱼 signals 草鱼 with 草鱼different 草鱼 frequency. 草鱼 One 草鱼 is 草鱼 used 草鱼 to 草鱼 sampling, 草鱼 the 草鱼 other 草鱼 is 草鱼 to 草鱼 drive 草鱼 M 草鱼 array 草鱼 signal 草鱼 generator. 草鱼 It 草鱼 will 草鱼 be 草

8、鱼 converted 草鱼 to 草鱼 absolute 草鱼 code, 草鱼 and 草鱼 be 草鱼 used 草鱼 to 草鱼modulate. 草鱼 Because 草鱼 only 草鱼 the 草鱼 digital 草鱼 signal 草鱼 can 草鱼 be 草鱼 processed 草鱼 by 草鱼 FPGA, 草鱼 DAC 草鱼 is 草鱼 needed 草鱼 to 草鱼 generate 草鱼 2DPSK 草鱼 signal. 草鱼草鱼 草鱼 Key 草鱼 words ： porkFPGA； porkVerilog 草鱼 HDL； pork2DPSK 草鱼 signal

9、草鱼 generator； porkdigital 草鱼modulation； pork草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 1 目 草鱼 草鱼录 草鱼 1 草鱼 草鱼绪 草鱼 草鱼论 2 草鱼 2 草鱼 草鱼应用软件及器件介绍 4 草鱼 2.1 草鱼 草鱼 信号发生器简介 4 草鱼 2.2 草鱼 草鱼 EDA 技术简介 4 草鱼 2.3 草鱼 草鱼 FPGA 和 CPLD 器件简介 5 草鱼 2.4 草鱼 草鱼 Verilog 草鱼 HDL 简介 5 草鱼 2.5 草鱼 草鱼 Quartus 草鱼 II 简介 6 草鱼 3 草鱼 草鱼2DPSK 信号产生器的设计 6 草鱼 3

10、.1 草鱼 草鱼 2DPSK 信号产生器的基本原理 6 草鱼 3.1.1 草鱼 草鱼 2DPSK 信号原理 6 草鱼 3.1.2 草鱼 草鱼 设计思路及方法 7 草鱼 3.2 草鱼 草鱼 软件设计 8 草鱼 3.2.1 草鱼 草鱼 分频器 8 草鱼 3.2.2 草鱼 草鱼 M 序列产生器 8 草鱼 3.2.3 草鱼 草鱼 差分运算 9 草鱼 3.2.4 草鱼 草鱼 选相调制 9 草鱼 3.2.5 草鱼 草鱼 正弦信号发生器 10 草鱼 3.2.6 草鱼 草鱼 2DPSK 信号波形仿真 11 草鱼 3.3 草鱼 草鱼 硬 件设计 11 草鱼 3.3.1 草鱼 草鱼 器件说明 11 草鱼 3.3.

11、2 草鱼 草鱼 并行输入方式设计 15 草鱼 3.3.3 草鱼 草鱼 串行输入方式设计 17 草鱼 3.3.4 草鱼 草鱼 串并对比分析 19 草鱼 2 4 草鱼 草鱼调试 19 草鱼 5 草鱼 草鱼总结 20 草鱼 参考文献 21 草鱼 附 草鱼 草鱼录 22 草鱼 致 草鱼 草鱼谢 31 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 1 草鱼 草鱼 绪 草鱼 草鱼 论 草鱼 人们为了掌握足够的信息 ， 鲤鱼 适应复杂多变的客观世界 ， 鲤鱼 满足生活 、 pork工作和学习的需要就必须进行信息的获取 、 pork传递 、 pork交换和处理 。 草鱼 通信技

12、术的发展水平代表着人类社会的文明与进步程度 。 草鱼 特别是复杂可编程逻辑芯片的应用已经渗透到生产和生活的各个方面 ， 鲤鱼 有力推动了社会的发展 。 草鱼 其中 ， 鲤鱼 FPGA 在实时控制方面有着比较强的功能 ， 鲤鱼 其性能不断提高 ， 鲤鱼 应用的范围越 来越广 。 草鱼 草鱼 FPGA 近年来在国内发展得非常快 ,他以编程方便 、 pork集成度高 、 pork速度快 、 pork价格低等特点受到了广大电子设计人员的青睐 。 草鱼 FPGA 的应用领域最初为通信领域 ， 鲤鱼 但目前 ， 鲤鱼 随着信息产业和微电子技术的发展 ， 鲤鱼 可编程逻辑嵌入式系统设计技术已经成为信息产业最

13、热门的技术之一 ， 鲤鱼 应用范围遍及航空航天 、 pork医疗 、 pork通讯 、 pork网络通讯 、3 por k安防 、 pork广播 、 pork汽车电子 、 pork工业 、 pork消费类市场 、 pork测量测试等多个热门领域 。 草鱼 草鱼 FPGA 具有可编 程性 ， 鲤鱼 开发周期短 ， 鲤鱼 集成化程度高等特点 ， 鲤鱼 它可以将部分器件完成的功能在该芯片内部实现 ， 鲤鱼 这样原有的系统体积大大减小的同时还提高了系统的稳定性 。 草鱼 同时可以运用 EDA 草鱼 软件进行在线仿真 ， 鲤鱼 调试 ， 鲤鱼 易于进行功能的扩展和升级 。 草鱼 目前以硬件描述语言（ V

14、erilog 草鱼 HDL 草鱼 或 草鱼 VHDL）所完成的电路设计 ， 鲤鱼可以经过简单的综合与布局 ， 鲤鱼 快速的烧录至 草鱼 FPGA 草鱼 上进行测试 ， 鲤鱼 是现代 草鱼 IC 草鱼 设计验证的技术主流 。 草鱼 利用硬件描述语言对数字系统的硬件电路进行描述是 EDA的 关键技术之一 。 草鱼 Verilog 草鱼 HDL 语言是目前主流的硬件描述语言 ， 鲤鱼 它具有很强的电路描述和建模能力 ， 鲤鱼 且有与具体硬件电路无关和与设计平台无关的特性 ， 鲤鱼 在语言易读性和层次化结构设计方面表现出强大的生命力和应用潜力 。 草鱼 另外随着电子技术的不断发展 ， 鲤鱼 电子系统的

15、设计方法也随之发生变革 ， 鲤鱼 基于 EDA 草鱼 技术的设计方法正在成为现代电子系统设计的主流 。 草鱼1草鱼草鱼 - 4 - 2 草鱼 草鱼 应用软件及器件介绍 草鱼 2.1 草鱼 草鱼 信号发生器简介 草鱼 凡是产生 测试信号的 仪器 ， 鲤鱼 统称为 信号源 ， 鲤鱼 也称为信号发生器 。 草鱼 它用于产生被测电路所需特定参数的电测试信号 。 草鱼 在测试 、 pork研究 或调整 电子 电路及设备时 ， 鲤 鱼 为测定 电路 的一些电参量 ， 鲤鱼 如测量 频率 响应 、 pork噪声系数 ， 鲤鱼 为 电压表 定度等 ， 鲤鱼 都要求提供符合所定技术条件的电信号 ， 鲤鱼 以模拟

16、在实际工作中使用的待测设备的 激励信号 。 草鱼 当要求进行系统的稳态特性测量时 ， 鲤鱼 需使用振幅 、 pork频率已知的正弦信号源 。草鱼 当测试系统的瞬态特性时 ， 鲤鱼 又需使用前沿时间 、 pork脉冲宽度和重复 周期 已知的矩形脉冲源 。 草鱼 并且要求信号源输出信号的参数 ， 鲤鱼 如频率 、 pork波形 、 pork输出电压或 功率 等 ，鲤鱼 能在一定范围内进行精确调整 ， 鲤鱼 有很好的稳定性 ， 鲤鱼 有输出指示 。 草鱼2信号源可以根据输出波形的不同 ， 鲤鱼 划分为正弦波信号发生器 、 pork矩形 脉冲信号发生器 、 pork函数信号发生器和随机信号发生器等四大

17、类 。 草鱼 正弦信号 是使用最广泛的测试信号 。 草鱼 这是因为产生正弦信号的 方法比较简单 ， 鲤鱼 而且用正弦信号测量比较方便 。 草鱼 正弦信号源又可以根据工作频率范围的不同划分为若干种 。 草鱼3草鱼 草鱼 2.2 草鱼 草鱼 EDA 技术简介 草鱼 EDA 技术的概念 : 草鱼 EDA 是电子设计自动化 (E1ectronic 草鱼 Design 草鱼 Automation)的缩写 。 草鱼 由于它是一门刚刚发展起来的新技术 ， 鲤鱼 涉及面广 ， 鲤鱼 内容丰富 ， 鲤鱼 理解各异 ， 鲤鱼所以目前尚无一个确切的定义 。 草鱼 但从 EDA 技术的几个主要方面的内容来看 ， 鲤鱼

18、 可以理解为 ： por kEDA 技术是以大规模可编程逻辑器件为设计载体 ， 鲤 鱼以硬件描述语言为系统逻辑描述的主要表达方式 ， 鲤鱼 以计算机 、 pork大规模可编程逻辑器件的开发软件及实验开发系统为设计工具 ， 鲤鱼 通过有关的开发软件 ， 鲤鱼 自动完成用软件的方式设计电子系统到硬件系统的一门新技术 。 草鱼 可以实现逻辑编译 、 pork逻辑化简 、 pork逻辑分割 、pork逻辑综合及优化 ， 鲤鱼 逻辑布局布线 、 pork逻辑仿真 。 草鱼 完成对于特定目标芯片的适配编译 、por k逻辑映射 、 por k编程下载等工作 ， 鲤鱼 最终形成集成电子系统或专用集成芯片 。

19、 草鱼4草鱼 EDA 技术是伴随着计算机 、 por k集成电路 、 pork电子系统的设计发展起来的 ， 鲤鱼 至今已有30 多年的历程 。 草鱼 大致可以分为三个发展阶段 。 草鱼 20 世纪 70 年代的 CAD(计算机辅助设计 )阶段 ： pork这一阶段的主要特征是利用计算机辅助进行电路原理图编辑 ， 鲤鱼 PCB布同布线 ， 鲤鱼 使得设计师从传统高度重复繁杂的绘图劳动中解脱出来 。 草鱼 20 世纪 80年代的 CAE(计算机辅助工程设计 )阶段 ： por k这一阶段的主要特征是以逻辑摸拟 、 por k定时分析 、 pork故障仿真 、 pork自动布局布线为核心 ， 鲤鱼

20、重点解决电路设计的功能检测等问题 ， 鲤鱼 使设计而能在产品制作之前预知产品的功能 与性能 。 草鱼 20 世纪 90 年代是EDA(电子设计自动化 )阶段 ： pork这一阶段的主要特征是以高级描述语言 ， 鲤鱼 系统级仿真和综合技术为特点 ， 鲤鱼 采用“自顶向下”的设计理念 ， 鲤鱼 将设计前期的许多高层次设计由 EDA 工具来完成 。 草鱼 EDA 是电子技术设计自动化 ， 鲤鱼 也就是能够帮助人们设计电子电路或系统的软件工具 。 草鱼 该工具可以在电子产品的各个设计阶段发挥作用 ， 鲤鱼 使设计更复杂的电路和系统成为可能 。 草鱼 在原理图设计阶段 ， 鲤鱼 可以使用 EDA中的仿真

21、工具论证设计的正确性 ； por k在芯片设计阶段 ， 鲤鱼 可以使用 EDA 中的芯片设计 工具设计制作芯片的版图 ： por k在电路板设计阶段 ， 鲤鱼 可以使用 EDA 中电路板设计工具设计多层电路板 。 草鱼 特别是支持硬件描述语言的 EDA 工具的出现 ， 鲤鱼 使复杂数字系统设计自动化成为可能 ， 鲤鱼 只要用硬件描述语言将数字系统的行为描述正确 ，鲤鱼 就可以进行该数字系统的芯片设计与制造 。 草鱼 有专家认为 ， 鲤鱼 21 世纪将是 EDA 技术的高速发展期 ， 鲤鱼 EDA 技术将是对 21 世纪产生重大影响的十大技术之一 。 草鱼 草鱼 草鱼 草鱼 5 2.3 草鱼 草

22、鱼 FPGA 和 CPLD 器件简介 草鱼 草鱼 草鱼 草鱼 草鱼 CPLD(Complex 草鱼 Programmable 草鱼 Logic 草鱼 Device)复杂可编程逻辑器件 ， 鲤鱼 是从PAL 和 GAL 器件发展出来的器件 ， 鲤鱼 相对而言规模大 ， 鲤鱼 结构复杂 ， 鲤鱼 属于大规模集成电路范围 。 草鱼 是一种用户根据各自需要而自行构造逻辑功能的数字集成电路 。 草鱼CPLD 主要是由可编程逻辑宏单元 (MC， 鲤鱼 Macro 草鱼 Cell)围绕中心的可编程互连矩阵单元组成 。 草鱼 其中 MC 结构较复杂 ， 鲤鱼 并具有复杂的 I/O 单元互连结构 ， 鲤鱼 可由

23、用户根据需要生成特定的电路结构 ， 鲤鱼 完成一定的功能 。 草鱼 由于 CPLD 内部采用固定长度的金属线 进行各逻辑块的互连 ， 鲤鱼 所以设计的逻辑电路具有时间可预测性 ， 鲤鱼 避免了分段式互连结构时序不完全预测的缺点 。 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 FPGA（ Field Programmable 草鱼 Gate 草鱼 Array） ， 鲤鱼 即现场可编程门阵列 ， 鲤鱼 它是在PAL、 porkGAL、 porkCPLD 等可编程器件的基础上进一步发展的产物 。 草鱼 它是作为专用集成电路（ ASIC）领域中的一种半定制电路而出现的 ， 鲤鱼 既解决了定制电路的不足 ，鲤鱼

24、 又克服了原有可编程器件门电路数有限的缺点 。 草鱼 FPGA 与 CPLD 的辨别和分类主要 是根据其结构特点和工作原理 。 草鱼 CPLD 是以乘积项结构方式构成逻辑行为的器件 ， 鲤鱼 FPGA 是以查表法结构方式构成逻辑行为的器件 。 草鱼 CPLD 是一个有点限制性的结构 。 草鱼 这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器 。 草鱼 这样的结果是缺乏编辑灵活性 ， 鲤鱼 但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点 。 草鱼 而 FPGA 却是有很多 的连接单元 ， 鲤鱼 这样虽然让它可以更加灵活的编辑 ， 鲤鱼 但是结构却复杂的多

25、。 草鱼5草鱼 FPGA 采用了逻辑单元阵列 LCA（ Logic 草鱼 Cell 草鱼 Array）这样一个概念 ， 鲤鱼 内部包括可配置逻辑模块 CLB（ Configurable 草鱼 Logic 草鱼 Block） 、 pork输出输入模块 IOB（ Input 草鱼Output 草鱼 Block）和内部连线（ Interconnect）三个部分 。 草鱼 草鱼 现场可编程门阵列（ FPGA）是可编程器件 ， 鲤鱼 与传统逻辑电路和门阵列（如 PAL， 鲤鱼 GAL 及 CPLD 器件）相比 ，鲤鱼 FPGA 具有不同的结构 。 草鱼 FPGA 利用小型查找表（ 16 1RAM）来实现

26、组合逻辑 ，鲤鱼 每个查找表连接到一个 D 触发器的输入端 ， 鲤鱼 触发器再 来驱动其他逻辑电路或驱动 I/O， 鲤鱼 由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块 ， 鲤鱼 这些模块间利用金属连线互相连接或连接到 I/O 模块 。 草鱼 FPGA 的逻辑是通过向内部静态存储单元加载编程数据来实现的 ， 鲤鱼 存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与 I/O 间的联接方式 ， 鲤鱼 并最终决定了 FPGA 所能实现的功能 ， 鲤鱼 FPGA 允许无限次的编程 。 草鱼6如今 ，鲤鱼 随着 FPGA 向更高密度 、 por k更大容量 、 p

27、ork更低功耗和集成更多 IP 的方向发展 ， 鲤鱼 系统设计工程师在从这些优异性能获益的同时 ， 鲤鱼 不得不面对由于 FPGA 前所未有的性能和能力水平而带来的新的设计挑战 。 草鱼 草鱼 草鱼 2.4 草鱼 草鱼 Verilog 草鱼 HDL 简介 草鱼 草鱼 草鱼 草鱼 草鱼 硬件描述语言 (HDL)是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言 。 草鱼 它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想 ， 鲤鱼 然后利用电子设计自动化 (在下面简称为 EDA)工具进行仿真 ， 鲤鱼 再自动综合到门级电路 ， 鲤鱼 再用 ASIC 或 FPGA 实现其功能 。 草

28、鱼 目前 ， 鲤鱼 这种称之为高层次设计(High-Level-Design)的方法已被广泛采用 。 草鱼 据统计 ， 鲤鱼 在美国硅谷目前约有 90以上的 ASIC 和 FPGA 已采用硬件描述语言方法进行设计 。 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 Verilog 草鱼 HDL 是硬件描述语言的一种 ， 鲤鱼 用于数字电子系统设计 。 草鱼 它允许设计者用它来进行各种级别的逻辑设计 ， 鲤鱼 可以用它进行数字逻辑系统的仿真验证 、 por k时序分析 、 pork逻辑综合 。 草鱼 它是目前应用最广泛的一种硬件描述语言 。 草鱼 据有关文献报6 道 ， 鲤鱼 目前在美国使用 Verilog

29、 草鱼 HDL 进行设计的工程师大约有 60000 人 ， 鲤鱼 全美国有200 多所大学教授用 草鱼 Verilog 草鱼 硬件描述语言的设计方法 。 草鱼 在我国台湾地区几乎所有著名大学的电子和计算机工程系都讲授 Verilog 有关的课程 。 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 Verilog 草鱼 HDL 和 VHDL 都是用于逻辑设计的硬件描述语言 ， 鲤鱼 并且都已成为IEEE 标准 。 草鱼 Verilog 草鱼 HDL 和 VHDL 作为描述硬件电路设计的语言 ， 鲤鱼 其共同的特点在于 ： pork能形式化地抽象表示电路的结构和行为 、 pork支持逻辑设计中层次与领域的描述

30、 、 pork可借用高级语言的精巧结构来简化电路 的描述 、 pork具有电路仿真与验证机制以保证设计的正确性 、 pork支持电路描述由高层到低层的综合转换 、 pork硬件描述与实现工艺无关（有关工艺参数可通过语言提供的属性包括进去） 、 por k便于文档管理 、 pork易于理解和设计重用 。 草鱼 但是 Verilog 草鱼 HDL 和 VHDL 又各有其自己的特点 。 草鱼 由于Verilog 草鱼 HDL 早在 1983 年就已推出 ， 鲤鱼 至今已有十三年的应用历史 ， 鲤鱼 因而 Verilog 草鱼 HDL 拥有更广泛的设计群体 ， 鲤鱼 成熟的资源也远比 VHDL 丰富

31、。 草鱼 与 VHDL 相比Verilog 草鱼 HDL 的最大优点是 ： por k它是一种非常容易掌握的硬件描述语言 。 草鱼7草鱼 Verilog 草鱼 HDL 较为适合系统级 (System)、 pork算法级 (Algorithm)、 pork寄存器传输级 (RTL)、pork逻辑级 (Logic)、 por k门级 (Gate)、 pork电路开关级 (Switch)设计 ， 鲤鱼 而对于特大型（几百万门级以上）的系统级 (System)设计 ， 鲤鱼 则 VHDL 更为适合 ， 鲤鱼 由于这两种 HDL 语言还在不断地发展过程中 ， 鲤鱼 它们都会逐步地完善自己 。 草鱼 草鱼

32、草鱼 2.5 草鱼 草鱼 Quartus 草鱼 II 简介 草鱼 草鱼 草鱼 草鱼 草鱼 Quartus是 Altera 公司推出的新一代 CPLD/FPGA 开发软件 ， 鲤鱼 适合于大规模逻辑电路设计 。 草鱼 Quartus软件的设计流程概括为设计输入 、 por k设计编译 、 por k设计仿真和设计下载等过程 。 草鱼 Quartus支持多种编辑输入法 ， 鲤鱼 包括图形编辑输入法 ， 鲤鱼VHDL、 porkVerilog 草鱼 HDL 和 AHDL 的文本编辑输入法 ， 鲤鱼 符号编辑输入法 ， 鲤鱼 以及内存编辑输入法 。 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 Quartus

33、草鱼 II 支持 Altera 的 IP 核 ， 鲤鱼 包含了 LPM/MegaFunction 宏功能模块库 ，鲤鱼 使用户可以充分利用成熟的模块 ， 鲤鱼 简化了设计的复杂性 、 pork加快了设计速度 。 草鱼 对第三方 EDA 工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方 EDA 工具 。 草鱼 此外 ， 鲤鱼 Quartus 草鱼 II 草鱼 通过和 DSP 草鱼 Builder 工具与 Matlab/Simulink 相结合 ， 鲤鱼 可以方便地实现各种 DSP 应用系统 ； pork支持 Altera 的片上可编程系统（ SOPC）开发 ， 鲤鱼 集系统级设计

34、、 pork嵌入式软件开发 、 pork可编程逻辑设 计于一体 ， 鲤鱼 是一种综合性的开发平台 。 草鱼8草鱼 Maxplus 草鱼 II 草鱼 作为 Altera 的上一代 PLD 设计软件 ， 鲤鱼 由于其出色的易用性而得到了广泛的应用 。 草鱼 目前 Altera 已经停止了对 Maxplus 草鱼 II 草鱼 的更新支持 ， 鲤鱼 Quartus 草鱼 II 草鱼 与之相比不仅仅是支持器件类型的丰富和图形界面的改变 。 草鱼 Altera 在 Quartus 草鱼 II 草鱼中包含了许多诸如 SignalTap 草鱼 II、 porkChip 草鱼 Editor 和 RTL 草鱼 V

35、iewer 的设计辅助工具 ， 鲤鱼集成了 SOPC 和 HardCopy 设计流程 ， 鲤鱼 并且继承了 Maxplus 草鱼 II 草鱼 友好的图形界面及简便的使用方法 。 草鱼 草鱼 Altera 草鱼 Quartus 草鱼 II 草鱼 作为一种可编程逻辑的设计环境 , 草鱼 由于其强大的设计能力和直观易用的接口 ， 鲤鱼 越来越受到数字系统设计者的欢迎 。 草鱼 草鱼 草鱼 3 草鱼 草鱼 2DPSK 信号产生器 的设计 草鱼 3.1 草鱼 草鱼 2DPSK 信号产生器的基本原理 草鱼 3.1.1 草鱼 草鱼 2DPSK 信号原理 草鱼 二进制差分相移键控常简称为二相相对调相 ， 鲤鱼

36、 记作 2DPSK。 草鱼 它不是利用载 波相7 位的绝对数值传送数字信息 ， 鲤鱼 而是用前后码元的相对载波相位值传送数字信息 。草鱼 所谓相对载波相位是指本码元初相与前一码元初相之差 。 草鱼 与 2PSK 的波形不同 ，鲤鱼 2DPSK 波形的同一相位并不对应相同的数字信息符号 ， 鲤鱼 而前后码元的相对相位才唯一确定信息符号 。 草鱼 这说明解调 2DPSK 信号时 ， 鲤鱼 并不依赖于某一固定的载波相位参考值 ， 鲤鱼 只要前后码元的相对相位关系不破坏 ， 鲤鱼 则鉴别这个相位关系就可正确恢复数字信息 。 草鱼 这就避免了 2PSK 方式中的“倒 ”现象发生 。 草鱼9草鱼 单从波形

37、上看 ， 鲤鱼 2DPSK 与 2PSK 是无法分辩的 ， 鲤鱼 一方面 ， 鲤鱼 只有已知移相键控方式是绝对的还是相对的 ， 鲤鱼 才能正确判定原信息 ； pork另一方面 ， 鲤鱼 相对移相信号可以看作是把数字信息序列（绝对码）变换成相对码 ， 鲤鱼 然后再根据相对码进行绝对移相而形成 。 草鱼 绝对码 (a)和相对码 (b)是可以互相转换的 ， 鲤鱼 其转换关系为 ： por k 草鱼 草鱼 bn=an bn-1 草鱼 草鱼 草鱼 传输系统中要保 证信息的有效传输就必须要有较高的传输速率和很低的误码率！为了获得较低的误码率 ， 鲤鱼 就得让传输的信号有 较低的误码率 。 草鱼 在传输信号

38、中 ， 鲤鱼2PSK 信号和 2ASK 及 2FSK 信号相比 ， 鲤鱼 具有较好的误码率性能 ， 鲤鱼 但是 ， 鲤鱼 在 2PSK信号传输系统中存在相位不确定性 ， 鲤鱼 并将造成接收码元“ 0”和“ 1”的颠倒 ， 鲤鱼产生误码 。 草鱼 为了保证 2PSK 的优点 ， 鲤鱼 又不会产生误码 ， 鲤鱼 将 2PSK 体制改进为二进制差分相移键控（ 2DPSK） ， 鲤鱼 即相对相移键控 。 草鱼 2DPSK 因其在抗噪声性能及信道频带利用率等方面的优越性 ， 鲤鱼 被广泛应用于数字通信中 。 草鱼10草鱼 草鱼 3.1.2 草鱼 草鱼 设计 思路 及 方法 草鱼 2DPSK 方式即是利用

39、前后相邻码元的相对相位值 表示数字信息的一种方式 。 草鱼 当数字信号 b(t)为 “1”时 ， 鲤鱼 码元中载波的相位相对于前一个码元的载波相位变化 ；pork 草鱼 当数字信号 b(t)为 “0”时 ， 鲤鱼 码元中载波的相位相对于前一码元的载波相位不变化 ，鲤鱼 反之亦然 。 草鱼 这种调相方式称为二相相对调相 。 草鱼 实现相对调相的最常用方法 ， 鲤鱼 是 对数字信号进行差分编码 ， 鲤鱼 即由绝对码表示变为相对码表示 ， 鲤鱼 然后再进行 绝对调相 。草鱼 草鱼 2DPSK 信号为模拟信号 ， 鲤鱼 而 FPGA 只能处理数字信号 ， 鲤鱼 因此 ， 鲤鱼 需对正弦信号采样再经过数

40、 /模变换得到所需的 2DPSK 信号 ， 鲤鱼 FPGA 产生正弦信 号的采样值 。 草鱼整个系统共分为分频器 、 porkm序列产生器 、 pork差分运算器 、 pork选相调制 、 pork正弦波信号产生器和 DAC 草鱼 (数 /模变换器 )6 部分 ， 鲤鱼 其中前 5 部分由 FPGA 芯片完成 。 草鱼 2DPSK 信号产生器原理框图如图 1 所示 。 草鱼 草鱼 草鱼 草鱼 图 1 草鱼 草鱼 2DPSK 信号产生器原理框图 8 草鱼 草鱼 草鱼 草鱼 首先 ， 鲤鱼 将 50MHz 时钟信号输入到 FPGA 中 。 草鱼 FPGA 对时钟 信号 进行分频 ， 鲤鱼分成两路

41、时钟信号 ， 鲤鱼 一路用于 驱动 M 序列的产生 ， 鲤鱼 一路用于驱动正弦信号的产生 。 草鱼 M 序列发生器产生 “ 1110010”循环序列 ， 鲤鱼 然后再 对该序列进行差分编码 ， 鲤鱼得到相对码 。 草鱼 最后用相对码对正弦信号进行绝对调相 ， 鲤鱼 这就产生了 2DPSK 信号 ，鲤鱼 不过 ， 鲤鱼 这时 FPGA 输出的 2DPSK 信号是数字编码信号 ， 鲤鱼 要经过 DAC 转换成模拟信号 ， 鲤鱼 这样就能在示波器上看到完整的 2DPSK 信号波形了 。 草鱼 草鱼 草鱼 3.2 草鱼 草鱼 软件 设计 草鱼 3.2.1 草鱼 草鱼 分频器 草鱼 本设计由一个 50M

42、Hz 的晶振提供基准时钟 。 草鱼 因为频率偏高 ， 鲤鱼 DAC 的速率达不到这么快 ， 鲤鱼 所以不能直接用于 DAC 输入频率 ， 鲤鱼 应在开始时进行分频处理 ， 鲤鱼 以满足DAC 速率 要求 。 草鱼 综合考虑 ， 鲤鱼 对基准时钟进行 20 分频产生 2.5MHz 的时钟信号 ，鲤鱼 用于正弦信号采样 。 草鱼 每个周期 100 个采样点 ， 鲤鱼 正弦信号频率为 25KHz， 鲤鱼 那么 2DPSK信号的数据率就为 25kb/s。 草鱼 这就需要设计两个分频器 ， 鲤鱼 一个模 20 分频器产生2.5MHz 信号 ， 鲤鱼 另一个模 100 分频器产生 25KHz 信号 。 草

43、鱼 草鱼 下面设计一个模 20 分频器 ， 鲤鱼 占空比 50%， 鲤鱼 其它的分频器以此为基础 ， 鲤鱼 照例进行设计 ， 鲤鱼 主程序如下 ， 鲤鱼 仿真波形 如图 2 所示 。 草鱼 草鱼 always(posedge 草鱼 clk_in)草鱼 草鱼 草鱼 begin 草鱼 草鱼 if 草鱼 (b=19) 草鱼 b=0;por k草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 else 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 b=b+1;por k 草鱼 草鱼 草鱼 end 草鱼 always(b)草鱼 begin 草鱼 if 草鱼 (b=9) 草鱼 clk100=1;por k草鱼

44、else 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 clk100=0;por k 草鱼 草鱼 草鱼 end 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 3.2.2 草鱼 草鱼 M 序列产生器 草鱼 m序列 ， 鲤鱼 又叫做伪随机序列 、 pork伪噪声 (PN)码或伪随机码 。 草鱼 可以预先确定并且可以重复实现的序列称为确定序列 ； pork既不能预先确定又不能重复实现的序列称随机序列 ； por k不能预先确定但可以重复产生的序列称伪随机序列 。 草鱼 草鱼 本设计用一种带有两个反馈抽头的 3 级反馈移位寄存器得到一串“ 1110010”循环序 列 ， 鲤鱼 并采取措施防止进入全“ 0”状态 。 草鱼 通过更换时钟频率 ， 鲤鱼 可以方便的改变输入码元的速率 。 草鱼 草鱼 M 序列产生器的设计程序和波形仿真 如图 3 所示 。 草鱼 草鱼 图 2 草鱼 草鱼模 20 分频器仿真波形图