1、第七章常用时序逻辑功能器件在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器7.1.1 二进制计数器1、二进制同步计数器3位二进制同步加法计数器选用 3个 CP下降沿触发的 JK触发器，分别用 FF0、 FF1、 FF2表示。状态图输出方程：时钟方程：时序图FF0每输入一个时钟脉冲翻转一次FF1在 Q0=1时，在下一个 CP触发沿到来时翻转。FF2在 Q0=Q1=1时，在下一个CP触发沿到来时翻转。电路图由于没有无效状态，电路能自启动。
2、推广到 n位二进制同步加法计数器驱动方程输出方程3位二进制同步减法计数器选用 3个 CP下降沿触发的 JK触发器，分别用 FF0、 FF1、 FF2表示。状态图输出方程：时钟方程：时序图FF0每输入一个时钟脉冲翻转一次FF1在 Q0=0时，在下一个 CP触发沿到来时翻转。FF2在 Q0=Q1=0时，在下一个CP触发沿到来时翻转。电路图由于没有无效状态，电路能自启动。推广到n位二进制同步减法计数器驱动方程输出方程3位二进制同步可逆计数器设用 U/D表示加减控制信号，且 U/D 0时作加计数， U/D 1时作减计数，则把二进制同步加法计数器的驱动方程和 U/D相与，把减法计数器的驱动方程和 U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。输出方程电路图
