1、第 7章 常用集成时序逻辑器件及应用第 7章 常用集成时序逻辑器件及应用 7.1 集成计数器 7.2 集成寄存器和移位寄存器 7.3 序列信号发生器 7.4 以 MSI为核心的同步时序电路的分析与设计 第 7章 常用集成时序逻辑器件及应用7.1 集 成 计 数 器 集成计数器具有功能较完善、通用性强、功耗低、工作速率高且可以自扩展等许多优点，因而得到广泛应用。 目前由 TTL和 CMOS电路构成的 MSI计数器都有许多品种， 表 7-1 列出了几种常用 TTL型 MSI计数器的型号及工作特点。 第 7章 常用集成时序逻辑器件及应用表 7-1 常用 TTL型 MSI计数器 第 7章 常用集成时序
2、逻辑器件及应用7.1.1 常用集成计数器功能分析 1. 异步集成计数器 74LS9074LS90是二 五 十进制异步计数器，其内部逻辑电路及传统逻辑符号分别如图 7-1(a)、 (b)所示。它包含两个独立的下降沿触发的计数器，即模 2(二进制 )和模 5(五进制 )计数器； 异步清 0端 R01、 R02和异步置 9端 S91、 S92均为高电平有效，图 7-1(c)为 74LS90的简化结构框图。采用这种结构可以增 加使用的灵活性。 74LS196、 74LS293等异步计数器多采用这种结构。 第 7章 常用集成时序逻辑器件及应用图 7-1 74LS90计数器 (a) 逻辑图； (b) 传统
3、逻辑符号； (c) 结构框图 第 7章 常用集成时序逻辑器件及应用74LS90的功能表如表 7-2 所示。从表中看出，当R01R02=1， S91S92=0时，无论时钟如何，输出全部清 0；而当S91S92=1时，无论时钟和清 0信号 R01、 R02如何，输出就置 9。这说明清 0、置 9都是异步操作，而且置 9是优先的，所以称 R01、 R02为 异步清 0端， S91、 S92为异步置 9端。 表 7-2 74LS90功能表 第 7章 常用集成时序逻辑器件及应用当满足 R01R02=0、 S91S92=0时电路才能执行计数操作，根据 CP1、 CP2的各种接法可以实现不同的计数功能。当计
4、数脉冲从 CP1输入， CP2不加信号时， QA端输出 2分频信号，即实现二进制计数。当 CP1不加信号，计数脉冲从 CP2输入时，QD、 QC、 QB实现五进制计数。实现十进制计数有两种接法。图 7-2(a)是 8421 BCD码接法，先模 2计数，后模 5计数，由QD、 QC、 QB、 QA 输出 8421 BCD码，最高位 QD作进位输出。图 7-2(b)是 5421 BCD码接法，先模 5计数，后模 2计数，由QA、 QD、 QC、 QB输出 5421 BCD码，最高位 Q 作进位输出，波形对称 。 两种接法的状态转换表 (也称态序表 )见表 7-3。 第 7章 常用集成时序逻辑器件及
5、应用表 7-3 两种接法的态序表 第 7章 常用集成时序逻辑器件及应用图 7-2 74LS90构成十进制计数器的两种接法 (a) 8421 BCD码接法； (b) 5421 BCD码接法 第 7章 常用集成时序逻辑器件及应用2. 同步集成计数器 7416174161是模 24(四位二进制 )同步计数器，具有计数、保持、 预置、清 0功能，其逻辑电路及传统逻辑符号分别如图 7-3(a)、 (b)所示。它由四个 JK触发器和一些控制门组成， QD、 QC、 QB、 QA 是计数输出， QD 为最高位。 74LS161与 74161内部电路不同，但外部引脚图及功能表均相同。 OC为进位输出端， OC=QDQCQBQAT， 仅当 T=1且计数状态为 1111时， OC才变高，并产生进位信号。
