精选优质文档-倾情为你奉上 摘 要 随着现代数字技术的高速发展，乘法器在高速实时信号处理中特别是在数字信号处理和数字图像处理系统中起到了重要的作用。乘法器已经是现代计算机中必不可少的一部分。随着乘数和被乘数位数的增加，乘法器电路中的加法器位树也要相应的增加。通过研究CLA电路的特性，也可以在乘法器中开发出更快的加法阵列。纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器。这里介绍由十六位加法器构成的以时序逻辑方式设计的十六位乘法器，具有一定的实用价值，而且由FPGACPLD构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操作性强。其运算速度是决定逻辑运算单元(ALU)工作频率的关键，并在很大程度上决定了系统的性能。由于DSP芯片是串行执行，速度慢、功耗大，所以现在高速实时信号处理中一般采用FPGACPLD来进行并行处理。现在很多系统设计中，要求速度越来越快，功耗越来越小，因此研究高速低功率的乘法器相当重要。在此次课设中我将在modelsim的环境
