东南大学信息学院计算结构POC实验报告(共11页).doc

精选优质文档-倾情为你奉上POC实验报告目录1 实验目的本实验的目的是设计一块简易的POC（并行输出控制器），从而连接系统总线和打印机。通过本次实验，可以初步了解输入输出、存储模块的设计，为接下来CPU的设计奠定良好的基础。2 实验任务利用ISE和VHDL语言设计出POC模块和打印机模块，并且通过仿真测试并验证其主要功能的实现。仿真主要以中断响应工作模式为主。而查询模式也需要了解，这部分分析内容都将放在总结环节。3 架构说明整体由POC、Printer两个模块组成，整体的输入端口有：CS：片选，实际情况为地址总线13A：寄存器选取；D_bus：数据总线；CLK：时间信号；R_W：读取/写入控制，0为读取，1为写入；输出端口为：IRQ：中断请求信号，低电平有效；CNT：计数器，用于模拟打印机的忙碌情况。4 仿真信号设计与结果分析4.1 打印机模块4.1.1 仿真信号说明与设计RDY：输出信号，当Printer处于空闲状