集成电路设计基础第七章 集成电路版图设计华南理工大学 电子与信息学院广州集成电路设计中心殷瑞祥 教授版图设计概述 版图(Layout) 是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。 集成电路制造厂家根据 版图 来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。 设计者只有得到了厂家提供的规则以后，才能开始设计。 版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。 很多集成电路的设计软件都有设计版图的功能，Cadence 的Virtuoso 的版图设计软件帮助设计者在图形方式下绘制版图。版图设计流程设计规则检查DRCDesign Rule Check电气规则检查ERCElectrical Rule Check版图与线路图比较程序Layout Versus Schematic （LVS ）版图寄生参数提取LPELayout Parameter Extraction寄生电阻提取PREParasitic Resistance E
