1、联系 QQ1165557537例 4：用 8 选 1 数据选择器实现逻辑函数 CBAF解：逻辑变量的数目为 3 个（A、B、C） ， 8 选 1 数据选择器的数据选择器选择输入端为也为 3 个（ ） 。写出该函数的卡诺图如图所示。用卡诺图来表示 8 选 1 数据选择器的功能表。如图所示。将函数的卡诺图与 8 选 1 数据选择器卡诺图比较后， 只须将逻辑变量 A、C 依次接在选择输入端 A2 、A 1 、A 0，使能端 ST接，而 8 选 1 数据选择器的各数据输入端依次接为D0=0，D 1=1，D 2=0，D 3=0，D 4=1，D 5=1，D 6=1，D 7=0。这样 74l5l 的输出端
2、Y 就是逻辑函数。如图所示。用具有 n 个地址输入的数据选择器来实现个逻辑变量的函数不需要将函数化简为最简式，只要将输入逻辑变量加到相应的地址端，选择器的数据输入端 D0 D7按函数卡诺图中最小项格中的值(或 1)对应相连即可。用数据选择器除了实现选择输入端数与逻辑变量数相同的逻辑函数外，还可以实现选择输入端D0D1 D2 D3 D4 D5 D6 D7图数少于逻辑变量的逻辑函数。借助于引入变量的卡诺图，分离出多余的变量，将其它变量依次接数据选择器的选择输入端，而分离出的变量按一定规则接到数据选择器输入端，即可实现逻辑函数。第 21 章 触发器21.1 基本 RS 触发器（1）电路结构。由两个与
3、非门的输入输出端交叉耦合。它与组合电路的根本区别在于，电路中有反馈线。& &G G1 2(a) (b)RR SSQQQ Q与非门组成的基本 RS 触发器 （a）逻辑图 （b）逻辑符号 它有二个输入端 R、S，有两个输出端 Q、 。一般情况下， Q、 是互补的。定义：当 Q1， 0 时，称为触发器的 1 状态；当 Q0， 1 时，称为触发器的 0 状态。（2）逻辑功能表。R S Qn Qn+1 功能说明0 00 001不稳定状态0 10 10100置 0（复位）1 01 00111置 1（置位）1 1 0 0 保持原状态1 1 1 1可见，触发器的新状态 Qn+1（也称次态）不仅与输入状态有关，
4、也与触发器原来的状态 Qn（也称现态或初态）有关。触发器的特点： 有两个互补的输出端，有两个稳态。 有复位（ Q=0） 、置位（ Q=1） 、保持原状态三种功能。 R 为复位输入端， S 为置位输入端，该电路为低电平有效。 由于反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时间。即“一触即发” 。（3）波形分析。综上所述，基本 RS 触发器具有复位（Q=0） 、置位（Q=1） 、保持原状态三种功能，R 为复位输入端，S 为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。21.2 同步 RS 触发器在实际应用中，触发器的工作状态不仅要由 R、S 端的信号来决定
5、，而且还希望触发器按一定的节拍翻转。为此，给触发器加一个时钟控制端 CP，只有在 CP 端上出现时钟脉冲时，触发器的状态才能变化。具有时钟脉冲控制的触发器状态的改变与时钟脉冲同步，所以称为同步触发器。1同步 RS 触发器的电路结构2逻辑功能 当 CP0 时，控制门 G3、G 4关闭，都输出 1。这时，不管 R 端和 S 端的信号如何变化，触发器的状态保持不变。当 CP1 时，G 3、G 4打开，R、S 端的输入信号才能通过这两个门，使基本 RS 触发器的状态翻转，其输出状态由 R、S 端的输入信号决定。见表。& &CPQQ1S1R C13G 4GCP(a) (b)& & GQ1GQ2SR同步
6、RS 触发器 （a）逻辑图 （b）逻辑符号表 同步 RS 触发器的功能表R S Qn Qn+1 功能说明0 00 00101保持原状态0 10 10111输出状态与 S 状态相同1 01 00100输出状态与 S 状态相同1 11 01输出状态不稳定由此可以看出，同步 RS 触发器的状态转换分别由 R、 S 和 CP 控制，其中， R、 S 控制状态转换的方向，即转换为何种次态； CP 控制状态转换的时刻，即何时发生转换。3触发器功能的几种表示方法（1）特性方程。 触发器次态 Qn+1与输入状态 R、 S 及现态 Qn之间关系的逻辑表达式称为触发器的特性方程。由此可得同步 RS 触发器的特性方
7、程为： nnQRS1RS=0 （约束条件）（2）状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。 辭 图 同步 RS 触发器 Qn+1的卡诺图 图 同步 RS 触发器的状态转换图（3）驱动表 驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。表画出的同步 RS 触发器的驱动表。驱动表对时序逻辑电路的设计是很有用的。（4）波形图触发器的功能也可以用输入输出波形图直观地表示出来，图所示为同步 RS 触发器的波形图。图 同步 RS 触发器的波形图4同步触发器存在的问题空翻在一个时钟周期的整个高电平期间或整个低电平
8、期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。表 同步 RS 触发器的驱动表 Qn Qn+1 R S0 00 11 01 1 00 11 00 造成空翻现象的原因是同步触发器结构的不完善，下面将讨论的几种无空翻的触发器，都是从结构上采取措施，从而克服了空翻现象。21. 3 D 触发器在同步 RS 触发器的基础上，再加两个门 G5、G 6，将输入信号 D 变成互补的两个信号分别送给R、S 端，即 R= ， S=D，如图所示，就构成了同步 D 触发器。
9、很容易验证，该电路满足 D 触发器的逻辑功能，但有同步触发器的空翻现象。为了克服空翻，并具有边沿触发器的特性，在图（a）电路的基础上引入三根反馈线L1、L 2、L 3，如图 (b)所示，其工作原理从以下两种情况分析。& &G G1 2& &CP(a) (b)& 5G 6G3G 4GCP& 5G 6G3G G4 L1L2L33 45 6QQDR SG&G &QQ21DQ QQ Q图 D 触发器的逻辑图 （a）同步 D 触发器 （b）维持阻塞边沿 D 触发器（1）输入 D=1。在 CP=0 时，G 3、G 4被封锁， Q31、 Q41，G 1、G 2组成的基本 RS 触发器保持原状态不变。因D=1
10、，G 5输入全 1，输出 Q5=0，它使 Q3=1， Q6=1。当 CP 由 0 变 1 时，G 4输入全 1，输出 Q4变为 0。继而， Q 翻转为 1， 翻转为 0，完成了使触发器翻转为 1 状态的全过程。同时，一旦 Q4变为 0，通过 SQ 劽 反馈线 L1封锁了 G6门，这时如果 D 信号由 1 变为 0，只会影响 G5的输出，不会影响 G6的输出，维持了触发器的 1 状态。因此，称 L1线为置 1 维持线。同理， Q4变 0 后，通过反馈线 L2也封锁了 G3门，从而阻塞了置 0 通路，故称 L2线为置 0 阻塞线。（2）输入 D=0。在 CP=0 时，G 3、G 4被封锁， Q31
11、、 Q41，G 1、G 2组成的基本 RS 触发器保持原状态不变。因D=0， Q5=1，G 6输入全 1，输出 Q6=0。当 CP 由 0 变 1 时，G 3输入全 1，输出 Q3变为 0。继而， 翻转Q为 1， Q 翻转为 0，完成了使触发器翻转为 0 状态的全过程。同时，一旦 Q3变为 0，通过反馈线 L3封锁了 G5门，这时无论 D 信号再怎么变化，也不会影响 G5的输出，从而维持了触发器的 0 状态。因此，称 L3线为置 0 维持线。可见，维持阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在 CP 上跳沿到来的一瞬间，并接收 CP 上跳沿到来前一瞬间的 D 信号。维持阻塞触发
12、器因此而得名。3触发器的直接置 0 和置 1 端直接置 0 端 RD。直接置 1 端 SD。该电路 RD和 SD端都为低电平有效。 RD和 SD信号不受时钟信号 CP 的制约，具有最高的优先级。RD和 SD的作用主要是用来给触发器设置初始状态，或对触发器的状态进行特殊的控制。在使用时要注意，任何时刻，只能一个信号有效，不能同时有效。C1 SQQR(a)4&CPG5 G& &3G6 &GDL1L2L3D D1DDR DS(b)3 45 6& &G G1 2QQQ QQQSR图 带有 RD和 SD端的维持阻塞 D 触发器输 入 输 出注： 任意态 高到低电平跳变 低到高电平跳变Qn（ Qn ） 现
13、态 Qn+1（ Qn+1 ） 次态 不定态21.4 集成 JK 触发器在 输入信号为双端的情况下， JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。双下降沿 JK 触发器 74LS112，在时钟脉冲 CP 的后沿（负跳变）发生翻转，它具有置 0、置 1、计数和保持功能。74LS112 引脚排列如图。功能如表所示。JK 触发器的状态方程为 nnQKJ1J 和 K 是数据输入端，是触发器状态更新的依据，若 J、 K 有两个或两个以上 输 入 端 时 ， 组 成“与 ”的 关 系 。 Q 与 为 两 个 互 补 输 出 端 。 通 常 把 Q 0、 的状态定为触发器“0”状态；而把1Q 1
14、、 定为“1”状态。 JK 触发器常被用作缓冲存储器，移位寄存器和计数器。074LS112 引脚排列DSDRCP D Qn1 n10 1 1 01 0 0 10 0 1 1 1 1 01 1 0 0 11 1 Qn n输 入 输 出JK 触发器、 D 触发器一般都有异步置位、复位端，作用是预置触发器初态。当不使用时，必须接高电平（或接到电源+5V 上） ，不允许悬空，否则容易引入干扰信号，使触发器误动作。基本工作原理 在 、 条件下，由于 ，触发器状态保持不变。 此时触发导引电路输出为 、 ，为触发器状态转移准备条件。 当 CP 由 1 负向跳变到 0 时，由于门 G 和 H 平均延迟时间比基
15、本触发器平均延迟时间长，所以CP=0 首先封锁门 C 和门 F，这样由门 A、B、D、E 构成基本触发器，所以 在基本触发器状态转移完成之前，门 G 和 H 输出保持不变，因此有： 触发器完成状态转移以后，门 G 和门 H 被 CP=0 封锁，输出均为 1，触发器状态维持不变，不会再发生多次翻转现象。 总之：在稳定的 CP=0 及 CP=1 期间，触发器状态均维持不变，只有在 CP 下降沿到达时刻，触发DSDRCP J K Qn+1 n+10 1 1 01 0 0 10 0 1 1 0 0 Qn n1 1 1 0 1 01 1 0 1 0 11 1 1 1 nQQn1 1 Qn n器才拾取输入信号并发生状态转移，所以是下降沿触发。例题：1.画出图所示由与非门组成的基本 RS 触发器输出端 Q、 的电压波形，输入端 S、 R的电压波形如图中所示。解 见图 A4.1图 A4.12 画出图由或非门组成的基本 R-S 触发器输出端 Q、 的电压波形，输入端 SD， RD的电压波形如图中所示。图 P4.2解 见图 A4.2
