1、联系 QQ1165557537第 24 章 半导体存储器24.1 只读存储器 ROM24.1.1 ROM 的一般结构和工作原理（1）ROM 的内部结构由地址译码器和存储矩阵组成，下图所示是 ROM 的内部结构示意图。0单 元1单 元i单 元单 元2 1nWWWWD D D01in2 10 1 b1位 线存 储 单 元存 储 单 元.字 线输 出 数 据输1AA器.地入址 译0n1地码址A.图 ROM 的内部结构示意图1E N1E N1E N1E N11存 储 矩 阵输出缓冲器地 址 译 码 器V c cA 1A 2W 0 W 1 W 2 W 3D 3D 2D 1D 0D 3D 2D 1D 0E
2、 NW 0 W 1 W 2 W 3D 3D 2D 1D 0(a) (b)图二极管 ROM 电路地址译码器将输入的地址转换为相应的控制信号，并以此从存储矩阵指定单元中选出数据送至输出缓冲器。由于存储单元数量众多，无法直接将每个存储单元输入/输出直接引出。所以给每个存储单元确定一个地址，只有被输入地址代码选中存储单元的数据才能与公共的输入输出端口连接，进行数据传递。输出缓冲器在提高存储器带负载能力的同时，实现对输出状态的三态控制。图（a）为二极管组成的 ROM 电路，具有两位地址输入、四位数据输出。地址译码器由二极管与门构成，存储矩阵由二极管组成的编码器构成。输出一个代码称为一个“字” 。A1、
3、A0称为地址线； W3W0称为字线； D3D0称为位线。（2）输出信号表达式与门阵列输出表达式：01AW01A012A013AW或门阵列输出表达式：20D321D323（3）ROM 输出信号的真值表（4）功能说明从存储器角度看， A1A0是地址码， D3D2D1D0是数据。上表说明：在 00 地址中存放的数据是 0101；01 地址中存放的数据是 1010，10 地址中存放的是 0111，11 地址中存放的是 1110。从函数发生器角度看， A1、 、 A0是两个输入变量， D3、 D2、 D1、 、 D0是 4 个输出函数。表中说明：当变量A1、 、 A0取值为 00 时，函数 D30、 D
4、21、 D10、 、 D01；当变量 A1、 、 A0取值为 01 时，函数D31、 D20、 D11、 、 D00；。从译码编码角度看，与门阵列先对输入的二进制代码 A1A0进行译码，得到 4 个输出信号W0、 W1、 W2、 W3，再由或门阵列对 W0 W3 4 个信号进行编码。表说明： W0的编码是 0101； W1的编码是1010； W2的编码是 0111； W3的编码是 1110。24.1.2 ROM 的种类（1）不可编程 ROM（存储信息不能改写）MROM 的内容是由生产厂家按用户要求在芯片的生产过程中写入的，写入后不能修改。MROM 采用二次光刻掩膜工艺制成，首先要制作一个掩膜板
5、，然后通过掩膜板曝光，在硅片上刻出图形。由存储体的电路结构和读出信息可知，当字母和位线的交叉处有二极管，相当于信息为1，否则信息为 0（2）可编程只读存储器EPROM 是采用浮栅技术生产的可编程存储器，它的存储单元多采用 N 沟道叠栅 MOS 管，信息的存储是通过 MOS 管浮栅上的电荷分布来决定的，编程过程就是一个电荷注入过程。编程结束后，尽管撤除了电源，但是，由于绝缘层的包围，注入到浮栅上的电荷无法泄漏，因此电荷分布维持不变，EPROM 也就成为非易失性存储器件了。当外部能源（如紫外线光源）加到 EPROM 上时，EPROM 内部的电荷分布才会被破坏，此时聚集在 MOS 管浮栅上的电荷在紫
6、外线照射下形成光电流被泄漏掉，使电路恢复到初始状态，从而擦除了所有写入的信息。这样 EPROM 又可以写入新的信息24.2 随机存取存储器 RAM24.2.1 RAM 的基本工作原理随机存取存储器简称 RAM，也叫做读/写存储器，既能方便地读出所存数据，又能随时写入新的数据。RAM 的缺点是数据的易失性，即一旦掉电，所存的数据全部丢失。RAM 的基本结构由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。存 储 矩 阵读 /写控 制 器控 制 器地址译码器地址码输片 选读 /写 控 制输 入 /输 出入入图 RAM 的结构示意框图存储矩阵RAM 的核心部分是一个寄存器矩阵
7、，用来存储信息，称为存储矩阵。下图所示是 10241 位的存储矩阵和地址译码器。属多字 1 位结构，1024 个字排列成 3232 的矩阵，中间的每一个小方块代表一个存储单元。为了存取方便，给它们编上号，32 行编号为 X0、X 1、X 31，32列编号为 Y0、Y 1、Y 31。这样每一个存储单元都有了一个固定的编号（X i行、Y j列） ，称为地址。0 0 00011 1 13131131 31 310 1 31列 译 码 器行译码器. . .位线 位线 位线 位线 位线 位线. . . . .XXXY Y Y0 1 310131A A A A AAAAAA地 址 输 入地址输入01234
8、5 6 7 8 9DD数 据 线.图 10241 位 RAM 的存储矩阵读/写控制访问 RAM 时，对被选中的寄存器，究竟是读还是写，通过读/写控制线进行控制。如果是读，则被选中单元存储的数据经数据线、输入/输出线传送给 CPU；如果是写，则 CPU 将数据经过输入/输出线、数据线存入被选中单元。一般 RAM 的读/写控制线高电平为读，低电平为写；也有的 RAM 读/写控制线是分开的，一根为读，另一根为写。输入/输出RAM 通过输入/输出端与计算机的中央处理单元（CPU）交换数据，读出时它是输出端，写入时它是输入端，即一线二用，由读/写控制线控制。输入/输出端数据线的条数，与一个地址中所对应的
9、寄存器位数相同，例如在 10241 位的 RAM 中，每个地址中只有 1 个存储单元（1 位寄存器） ，因此只有 1 条输入/输出线；而在 2564 位的 RAM 中，每个地址中有 4 个存储单元（4 位寄存器） ，所以有 4 条输入/输出线。也有的 RAM输入线和输出线是分开的。RAM 的输出端一般都具有集电极开路或三态输出结构。RAM 的输入/输出控制电路下图给出了一个简单的输入/输出控制电路。&GGGCSR/W3451DGI/O2DG图 输入/输出控制电路当选片信号 CS1 时， G5、 G4输出为 0，三态门 G1、 G2、 G3均处于高阻状态，输入/输出（ I/O）端与存储器内部完全
10、隔离，存储器禁止读/写操作，即不工作。当 CS0 时，芯片被选通：当 1 时， G5输出高电平， G3被打开，于是被选中的单元所存储的数据出现在 I/O 端，存储器执行WR/读操作；当 0 时， G4输出高电平， G1、 G2被打开，此时加在 I/O 端的数据以互补的形式出现在内部数据线/上，并被存入到所选中的存储单元，存储器执行写操作。24.2.2 静态 RAM 中的存储单元存储单元是存储器的核心部分。按工作方式不同可分为静态和动态两类，按所用元件类型又可分为双极型和 MOS 型两种，因此存储单元电路形式多种多样。（1）静态 RAM 的基本存储电路静态 RAM 的基本存储电路通常由 6 个
11、MOS 管组成，如图所示。电路中 V1、V2 为工作管，V 3、V 4为负载管，V 5、V 6为控制管。其中，由 V1、V 2、V 3及 V4管组成了双稳态触发器电路，V 1和 V2的工作状态始终为一个导通，另一个截止。V 1截止、V 2导通时，A 点为高电平，B 点为低电平；V 1导通、V 2截止时，A 点为低电平，B 点为高电平。所以，可用 A 点电平的高低来表示“0”和“1”两种信息。图 六管静态 RAM 存储电路V7、V 8管为列选通管，配合 V5、V 6两个行选通管，可使该基本存储电路用于双译码电路。当行线 X 和列线 Y 都为高电平时，该基本存储电路被选中，V 5、V 6、V 7、
12、V 8管都导通，于是 A、B 两点与 I/O、I/O 分别连通，从而可以进行读/写操作。写操作时，如果要写入“1” ，则在 I/O 线上加上高电平，在 I/O 线上加上低电平，并通过导通的V5、V 6、V 7、V 8 4个晶体管，把高、低电平分别加在 A、B 点，即 A=“1”，B=“0” ，使 V1管截止，V 2管导通。当输入信号和地址选择信号(即行、列选通信号)消失以后，V 5、V 6、V 7、V 8管都截止，V 1和 V2管就保持被强迫写入的状态不变，从而将“1”写入存储电路。此时，各种干扰信号不能进入 V1和 V2管。所以，只要不掉电，写入的信息不会丢失。写入“0”的操作与其类似，只是
13、在 I/O 线上加上低电平，在 I/O 线上加上高电平。 读操作时，若该基本存储电路被选中，则 V5、V 6、V 7、V 8管均导通，于是 A、B 两点与位线 D 和 D 相连，存储的信息被送到 I/O 与 I/O 线上。读出信息后，原存储信息不会被改变。由于静态 RAM 的基本存储电路中管子数目较多，故集成度较低。此外，T1 和 T2 管始终有一个处于导通状态，使得静态 RAM 的功耗比较大。但是静态 RAM 不需要刷新电路，所以简化了外围电路。 （2）动态 RAM 的基本存储电路动态存储器和静态存储器不同，动态 RAM 的基本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐
14、泄漏，因而对动态 RAM 必须定时进行刷新，使泄漏的电荷得到补充。（3）RAM 的容量扩展在实际应用中，经常需要大容量的 RAM。在单片 RAM 芯片容量不能满足要求时，就需要进行扩展，将多片 RAM 组合起来，构成存储器系统（也称存储体） 。1位扩展用 8 片 1024（1K）1 位 RAM 构成的 10248 位 RAM 系统。10241RAMA A A R/WCS0 1.I/OI/O.10241RAMA A A R/WCS0 1.I/OI/O10241RAMA A A R/WCS0 1 9.I/OI/O.AA01R/WCS0 1 7999A图 1K1 位 RAM 扩展成 1K8 位 RA
15、M2.字扩展用 8 片 1K8 位 RAM 构成的 8K8 位 RAM。图中输入/输出线，读/写线和地址线 A0 A9是并联起来的，高位地址码 A10、A 11和 A12经 74138 译码器8 个输出端分别控制 8 片 1K8 位 RAM 的片选端，以实现字扩展。10248RAMA A A R/WCS0 1.A A R/W.A1 CS010248RAMR/WAA10248RAMA0 1 CS. 9.AAA01R/W99974138012345671G G2 G2BAYYYYYYYYABCAAA .111012+5VI/O I/O . I/O0 1 7 I/O I/O . I/O0 1 7 I/O I/O . I/O0 1 7. I/O7I/O10I/O图 1K8 位 RAM 扩展成 8K8 位 RAM如果需要，我们还可以采用位与字同时扩展的方法扩大 RAM 的容量。
