1、联系 QQ1165557537第 22 章 时序逻辑电路计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。按计数功能 ：加法计数器、减法计数器、可逆计数器按计数脉冲引入方式：异步计数器、同步计数器按计数制：二进制计数器、十进制计数器、N 进制计数器21.3.1 二进制计数器按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n 位二进制计数器，需用 n 个具有计数功能的触发器。1. 异步二进制加法计数器异步计数器：计数脉冲 C 不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进
2、位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。2. 同步二进制加法计数器同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:根据翻转条件，确定触发器级间连接方式找出 J、 K 输入端的联接方式。21.3.2 十进制计数器十进制计数器：计数规律：“逢十进一” 。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。十进制加法计数器状态表1. 十进制同步加法计数器
3、2. 异步十进制计数器74LS290 是异步二-五-十进制集成计数器74LS290 功能表74LS290 外引线排列图21.3.3 任意进制计数器反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。二片 74LS290 可构成 100 以内的计数器例：二十四进制计数器一、数码寄存器数码寄存器具有存储二进制代码，并可输出所存二进制代码的功能。按接收数码的方式可分为：单拍式和双拍式。单拍式：接收数据后直接把触发器置为相应的数据，不考虑初态。双拍式：接收数据之前，先用复“0“脉冲把所有的触发器恢复为 “0
4、“,第二拍把触发器置为接收的数据。 1、双拍工作方式的数码寄存器双拍工作方式是指接收数码时，先清零，再接收数码。分析下图四位数码寄存器逻辑图。它的核心部分是 4 个 D 触发器。其工作过程： CP D1 1D C1 Q0 Q0 D0 F0 1D C1 Q1 Q1 F1 1D C1 Q2 Q2 D2 F2 1D C1 Q3 Q3 D3 F3 CR RD RD RD RD （1） 清零。CR=0，异步清零。即有：Q 3n+1Q2n+1Q1n+!Q0n+1=0000（2） 送数。CR=1 时， CP 上升沿送数 Q3n+1Q2n+1Q1n+!Q0n+1=D3D2D1D0（3） 保持。在 CR=1、
5、CP 上升沿以外时间，寄存器内容将保持不变。实现了数码寄存的功能。2、单拍工作方式的数据寄存器单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。集成数码寄存器几乎都采用单拍工作方式。 数码寄存器要求所存的代码与输入代码相同，故由 D 触发器构成。 分析下图 D 触发器组成的 4 位数据寄存器的逻辑功能。 D1 1D C1 Q0 Q0 D0 F0 1D C1 Q1 Q1 F1 1D C1 Q2 Q2 D2 F2 1D C1 Q3 Q3 D3 F3 CP 无论寄存器中原来的内容是什么，只要送数在控制时钟脉冲 CP 上升沿到来时，加在并行数据输入端的数据 D0 D3，就立即被送入进寄存器
6、中，即有：Q 3n+1Q2n+1Q1n+!Q0n+1=D3D2D1D0。上图是由 4 个 D 触发器组成的右向（由低位到高位）移位寄存器逻辑电路图。图中各触发器的 CP 接在一起作为移位脉冲控制端，数据从最低位触发器 D 输入，前一触发器输出端和后一触发器 D 端连接。设 4 位二进制数码 d3d2d1d0=1011，按移位脉冲工作节拍，从高位到低位逐位送到 D 端。根据 D 触发器特性方程 Qn+1=D，经第一个 CP 后， Q0=d3，经第二个 CP 后，F0 状态移入 F1，F0 移入新数码 d2，即变成Q1=d3，Q0=d2，依次类推，经过 4 个 CP 脉冲 Q3=d3，Q2=d2，Q1=d1，Q0=d0。上表是右移寄存器状态转换表。可见数码由低位触发器逐位移入高位触发器，是一个右移寄存器。（2） 、左移寄存器 下图用 JK 触发器组成的左向（由高位向低位）移位寄存器。R 为正脉冲清零端，各触发器 CP 连在一起做移位脉冲控制端，最高位触发器转换成 D 触发器，D 端做串行数码输入端，其余各触发器也具有 D 触发器的功能，显然，经过 4 个 CP 后 4 位数据全部存人寄存器。上表是左移寄存器状态转换表。
