精选优质文档-倾情为你奉上集成电路版图设计实验（二）：针对IO的缓冲器版图设计一实验内容参考课程教学中互连部分的有关讲解， 根据下图所示，假设输出负载为5PF，单位宽长比的PMOS等效电阻为31K，单位宽长比的NMOS等效电阻为13K；假设栅极和漏极单位面积（um2）电容值均为1fF，假设输入信号IN、EN是理想阶跃信号。与非门、或非门可直接调用LEDIT标准单元库，在此基础上，设计完成输出缓冲部分，要求从输入IN到OUT的传播延迟时间尽量短，可满足30MHz时钟频率对信号传输速度的要求（T=2Tp）。二实验要求要求：实验报告要涵盖分析计算过程VDDInEnEnOut图1.常用于IO的三态缓冲器三、实验分析为了满足时钟频率对信号传输速度的要求，通过计算与非门和或非门的最坏延时，再用全局的时钟周期减去最坏的延时，就得到了反相器的应该满足的延时要求，可以得到反相器N管和P管宽度应该满足什么要求。标准与非门和或非门的电容、电阻可以通过已知条件算出。由于与非门、或非门可直
