1、1计 算 机 组 成 原 理1、缩写词解释CPU:中央处理器 ALU:算术逻辑单元 I/O:输入输出接口 RAM:随机存储器 SRAM:静态随机访问存储器 DRAM:动态随机访问存储器 ROM:只读存储器 PROM:用户可编程的只读存储器 EPROM:紫外线可擦除可编程只读存储器 FLASH:闪速存储器 EEPROM:用电可擦除可编程只读存储器 ISA:工业标准总线 EISA:扩展工业标准总线 PCI:外围部件互连总线 USB:通用串行总线 RS232C:串行通信总线 Cache:高速缓存 FIFO:先进先出算法 LRU:近期最少使用算法 CRC:循环冗余校验码 A/D:模拟 /数字转换器 D
2、/A:数字 /模拟转换器 DMA:直接存储器存取方式 DMAC:直接内存访问控制器 LED:发光二极管 FA:全加器 OP:操作码CISC:复杂指令系位计算机 RISC:精简指令系位计算机 VLSI:超大规模集成电路 LSI:大规模集成电路 MAR:存储器地址寄存器 MDR:存储器数据寄存器 CU:控制单元 CM:控制存储器 二、选择题（自己看书吧）三、名词解释1.计算机系统：由硬件和软件两大部分组成，有多种层次结构。2.主机：CPU 、存储器和输入输出接口合起来构成计算机的主机。3.主存：用于存放正在访问的信息4.辅存：用于存放暂时不用的信息。5.高速缓存：用于存放正在访问信息的付本。6.中
3、央处理器：是计算机的核心部件，由运算器和控制器构成。7.硬件：是指计算机实体部分，它由看得见摸得着的各种电子元器件，各类光、电、机设备的实物组成。软件：指看不见摸不着，由人们事先编制的具有各类特殊功能的程序组成。8.系统软件：又称系统程序，主要用来管理整个计算机系统，监视服务，使系统资源得到合理调度，高效运行。应用软件：又称应用程序，它是用户根据任务需要所编制的各种程序。9.源程序：通常由用户用各种编程语言编写的程序。目的程序：由计算机将其翻译机器能识别的机器语言程序。10.总线：是连接多个部件的信息传输线，是各部件共享的传输介质。11.系统总线：是指 CPU、主存、I/O 设备（通过 I/O
4、 接口）各大部件之间的信息传输线。通信总线：是指用于计算机系统之间或者计算机系统与其他系统（如控制仪表、移动通信）之间的通信的线路。按传送方式分并行和串行。串行通信是指数据在单条 1 位宽的传输线上，一位一位的按顺序分时传送。并行通信是指数据在多条并行 1 位宽的传输线上，同时由源传送到目的地。12.带宽：单位时间内可以传送的最大的信息量。13.机器字长：是指 CPU 一次并行处理数据的位数，通常与 CPU 的寄存器位数有关。14.主存容量：是指主存中存放二进制代码的总位数。15.机器数：符号位数字化，0 代表正数，1 代表负数。16.定点数：小数点固定在某一位位置的数。17.浮点数：小数点的
5、位置可以浮动的数。18.补码：带符号数据表示方法之一，正数的反码和原码相同，负数的反码是将二进制按位取反后在最低位再加 1.219.溢出：在计算机中，超出机器字长，发生错误的结果。20.非编码键盘：采用软件判断键是否按下及设键、译键、计算键值的方法的键盘。21.A/D 转换器：它能将模拟量转换成数字量，是计算机的输入设备。22.I/O 接口： 指主机与 I/O 设备之间设置的一个硬件电路及器相应的软件控制。23.端口：指接口电路中的一些寄存器，用来存放数据信息、控制信息和状态信息。24.中断：计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行转向对这些异常情况或特殊
6、请求处理，处理结束后再返回到现行程序的间断处，继续执行源程序。25.中断源：凡能向 CPU 提出中断请求的各种因素统称为中断源。26.中断嵌套：计算机在处理中断的过程中，有可能出现新的中断请求，此时 CPU 暂停现行中断服务程序，转向新的中断请求，这种现象称为中断嵌套。27.优先级：为 使 系 统 能 及 时 响 应 并 处 理 发 生 的 所 有 中 断 ， 系 统 根 据 引 起 中 断 事 件 的 重 要性 和 紧 迫 程 度 ， 硬 件 将 中 断 源 分 为 若 干 个 级 别 。28.DMA 方式： 用硬件在主存与外设之间直接进行数据传送，不须 CPU，用软件控制。29.指令系统：
7、将全部机器指令的集合称为机器的指令系统。30.寻址方式：是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。31.指令周期：完成一条指令的时间，由若干机器周期组成。机器周期：完成摸个独立操作，由若干时钟周期组成。时钟周期：最基本时间单位，由主频决定。32.微操作：在微程序控制器中，执行部件接受微指令后所进行的最基本的操作。33.微指令：控制器存储的控制代码，分为操作控制部分和顺序控制部分，由微命令组成。34.微程序：存储在控制存储器中的完成指令功能的程序，由微指令组成。35.控制存储器：CPU 内用于存放实现指令系统全部指令的微程
8、序的只读存储器。2、计算3.14. 设总线的时钟频率为 8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送 16 位数据，试问总线的带宽是多少？解：由于：f=8MHz,T=1/f=1/8M 秒，因为一个总线周期等于一个时钟周期所以：总线带宽=16/ （1/8M ） = 128Mbps=16MBps3.15. 在一个 32 位的总线系统中，总线的时钟频率为 66MHZ，假设总线最短传输周期为4 个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？解：总线传输周期=4*1/66M 秒总线的最大数据传输率=32/(4/66M)=528Mbps=66MBps若想
9、提高数据传输率，可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数。3.16. 在异步串行传送系统中，字符格式为：1 个起始位、8 个数据位、1 个校验位、2 个终止位。若要求每秒传送 120 个字符，试求传送的波特率和比特率。解：一帧包含：1+8+1+2=12 位故波特率为：（1+8+1+2）*120=1440bps比特率为：8*120=960bps4.5. 什么是存储器的带宽？若存储器的数据总线宽度为 32 位，存取周期为 200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽 = 1/200ns 32 位 = 160M
10、位/秒 = 20MB/秒（注：1ns=10 -9s）4.7. 一个容量为 16K32 位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K4 位，2K8 位，4K4 位，16K1 位，4K8 位，8K8 位解：地址线和数据线的总和 = 14 + 32 = 46 根；选择不同的芯片时，各需要的片数为：1K4：（ 16K32） / （1K4） = 168 = 128 片32K8：（ 16K32） / （2K8） = 84 = 32 片4K4：（ 16K32） / （4K4） = 48 = 32 片16K1：（ 16K32）/ （16K1） = 132 = 3
11、2 片4K8：（ 16K32）/ （4K8） = 44 = 16 片8K8：（ 16K32） / （8K8） = 24 = 8 片6.4. 设机器数字长为 8 位（含 1 位符号位在内） ，写出对应下列各真值的原码、补码和反码。-13/64，-87解：真值与不同机器码对应关系如下：真值 -13/64 -87原码 1.001 1010 1，101 0111补码 1.1100110 1，0101001反码 1.1100101 1，01010006.5. 已知x 补 ，求x 原 和 x。x1补 =1.1100; x2补 =1.1001; x4补 =1.0000;x5补 =1,0101; x6补 =1
12、,1100; x8补 =1,0000; 解：x 补 与x 原 、x 的对应关系如下：真值 -1/4 -7/16 -1 -11 -4 -16x补 1.1100 1.1001 1.0000 1,0101 1,1100 1,0000x原 1.0100 1.0111 无 1,1011 1,0100 无x -0.0100 -0.0111-1.0000 -1011 -0100 -100006.9. 当十六进制数 9B 和 FF 分别表示为原码、补码、反码、移码和无符号数时，所对应的十进制数各为多少（设机器数采用一位符号位）？ 解：真值和机器数的对应关系如下：原码 补码 移码 无符号数9BH -27 -10
13、1 +27 155原码 补码 移码 无符号数FFH -128 -1 +128 2566.12. 设浮点数格式为：阶码 5 位（含 1 位阶符） ，尾数 11 位（含 1 位数符） 。写出-27/1024、-86.5 所对应的机器数。要求如下：（1）阶码和尾数均为原码。（2）阶码和尾数均为补码。（3）阶码为移码，尾数为补码。 解：据题意画出该浮点数的格式：阶符 1 位 阶码 4 位 数符 1 位 尾数 10 位将十进制数转换为二进制: x1= -27/1024= -0.0000011011B = 2-5*(-0.11011B）x3=-86.5=-1010110.1B=27*(-0.1010110
14、1B)则以上各数的浮点规格化数为：（1）x1原=1，0101；1.110 110 000 0x3原=0，0111；1.101 011 010 0（2）x1补=1，1011；1.001 010 000 0x3补=0，0111；1.010 100 110 0（3）x1移补=0 ，1011；1.001 010 000 0 x3移补=1 ，0111；1.010 100 110 06.19. 设机器数字长为 8 位（含 1 位符号位） ，用补码运算规则计算下列各题。（2）A=19/32，B=-17/128，求 A-B。（4）A=-87，B=53 ，求 A-B。解：（2）A=19/32= 0.100 11
15、00B, B= -17/128= -0.001 0001BA补=00.100 1100, B补=11.110 1111 , -B补=00.001 00014A-B补 =A补+-B补=00.1001100 + 00.0010001=00.1011101 无溢出A-B= 0.101 1101B = 93/128B（4）A= -87= -101 0111B, B=53=110 101BA补=11, 010 1001, B补=00, 011 0101, -B补=11, 100 1011A-B补 =A补+-B补= 11,0101001 + 11,1001011= 10,1110100 溢出6.20. 用
16、原码一位乘和补码一位乘（Booth 算法） 、两位乘计算 xy。（1）x= 0.110 111，y= -0.101 110；（4）x= 0.110 11，y= -0.111 01。解：先将数据转换成所需的机器数，然后计算，最后结果转换成真值。（1）x 原 =0.110111，y 原 =1.101110，x*=0.110111， y*=0.101110原码一位乘：部分积 乘数 y* 说明0.000 000 101110 乘数为 0 右移0.000 000+0.110 111010111 乘数为 1，加上 x*0.110 1110.011 011+0.110 111010111101011右移一位
17、乘数为 1，加上 x*1.010 0100.101 001+0.110 111101011010101右移一位乘数为 1，加上 x*1.100 0000.110 000010101001010右移一位乘数为 0，右移一位0.011 000+0.110 111000101 乘数为 1，加上 x*1.001 1110.100 111000101100010右移一位即 x*y*=0.100 111 100 010，z0=x0 y0=0 1=1，xy原 =1.100 111 100 010；xy= -0. 100 111 100 010补码一位乘：x 补 =00.110111，-x 补 =11.001
18、001，y 补 =11.010010部分积 乘数 Yn+1 说明00 . 000 00000 . 000 000+11 . 001 0011 010 0100 101 00100Ynyn+1=00，部分积右移 1 位Ynyn+1=10，部分积加-x 补11 . 001 001 右移 1 位11 . 100 100+00 . 110 1111 010 100 1 Ynyn+1=01，部分积加x 补00 . 011 011 右移 1 位00 . 001 10100 . 000 110+11 . 001 0011 101 0101 110 10100Ynyn+1=00，部分积右移 1 位Ynyn+1
19、=10，部分积加-x 补11 . 001 111 右移 1 位11 . 100 111+00 . 110 1111 111 010 1 Ynyn+1=01，部分积加x 补00 . 011 11000 . 001 111 0 111 101 0右移 1 位5+11 . 001 001 Ynyn+1=10，部分积加-x 补11 . 011 000 0 111 10即 xy补 =1.011 000 011 110，xy= -0.100 111 100 010（4）x 原 =0.11011,y原 =1.11101,x*=0.11011,y*=0.11101原码一位乘：部分积 乘数 y* 说明0.000
20、 00 11101 乘数为 1，加 x*+0.110 11右移 1 位0.011 01 11110 乘数为 0，右移 1 位0.001 10 11111 乘数为 1，加 x*+0.110 11 1.000 01 11111 右移 1 位0.100 00 11111 乘数为 1，加 x*+0.110 111.010 11 11111 右移 1 位0.101 01 11111 乘数为 1，加 x*+0.110 111.100 00 11111 右移 1 位0.11000 01111补码一位乘：x 补 =00.11011， -x补 =11.00101，y 补 =1.0001100.00000 000
21、110+11.0010111.00101 00011011.10010 110001111.11001 0110001+00.1101100.1010000.01010 001100000.00101 000110000.00010 1000110+11.0010111.00111 100016.21. 用原码加减交替法和补码加减交替法计算 xy。（2）x=-0.10101， y=0.11011；（4）x=13/32 ， y= -27/32。（2）x 原 =1.10101 x*=0.10101 X*补 =1.01011 XfYf=16y原 =0.11011 y*=0.11011 Y*补 =0.
22、11011 -y*补 =1.00101x/y原=1.11000（4）做法相同，打表格太累，仅给出结果。x/y原=1.011113、应用4.14. 某 8 位微型机地址码为 18 位，若使用 4K4 位的 RAM 芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为 32K8 位，共需几个模块板？（3）每个模块板内共有几片 RAM 芯片？（4）共有多少片 RAM？（5）CPU 如何选择各模块板？解：（1）该机所允许的最大主存空间是：2 18 8 位 = 256K8 位 = 256KB（2）模块板总数 = 256K8 / 32K8 = 8 块（3）板内片数
23、= 32K8 位 / 4K4 位 = 82 = 16 片（4）总片数 = 16 片8 = 128 片（5）CPU 通过最高 3 位地址译码输出选择模板，次高 3 位地址译码输出选择芯片。地址格式分配如下：模板号 （ 3 位 ） 芯片号 （ 3 位 ） 片内地址 （ 1 2 位 ）4.29. 假设 CPU 执行某段程序时共访问 Cache 命中 4800 次，访问主存 200 次，已知Cache 的存取周期为 30ns，主存的存取周期为 150ns，求 Cache 的命中率以及 Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？解：Cache 被访问命中率为：4800/(4
24、800+200)=24/25=96%则 Cache-主存系统的平均访问时间为：t a=0.96*30ns+(1-0.96)*150ns=34.8nsCache-主存 系统的访问效率为：e=t c/ta*100%=30/34.8*100%=86.2%性能为原来的 150ns/34.8ns=4.31 倍，即提高了 3.31 倍。例 7.2 设相对寻址的转移指令占 3 个字节，第一字节为操作码，第二，三字节为相对位移量（补码表示） 。而且数据在存储器中采用以低字节地址为字地址的存放方式。每当CPU 从存储器取出一个字节时，即自动完成（ PC）+1 PC。（1） 若 PC 当前值为 240（十进制）
25、，要求转移到 290（十进制） ，则转移指令的第二、三字节的机器代码是什么？（2） 若 PC 当前值为 240（十进制） ，要求转移到 200（十进制） ，则转移指令的第二、三字节的机器代码是什么？0.10101+1.001011.11010 01.10100+0.11011 0.01111 00.11110+1.001010.00011 0110.00110+1.001011.01011 01100.10110+0.110111.10001 011001.00010+0.110111.11101 0110007解:（1）PC 当前值为 240，该指令取出后 PC 值为 243，要求转移到 2
26、90，即相对位移量为290-243=47，转换成补码为 2FH。由于数据在存储器中采用以低字节地址为字地址的存放方式，故该转移指令的第二字节为 2FH，第三字节为 00H。（2）PC 当前值为 240，该指令取出后 PC 值为 243，要求转移到 200，即相对位移量为200-243=-43，转换成补码为 D5H。由于数据在存储器中采用以低字节地址为字地址的存放方式，故该转移指令的第二字节为 D5H，第三字节为 FFH。例 7.3 一条双字长直接寻址的子程序调用指令，其第一个字为操作码喝寻址特征，第二个字为地址码 5000H。假设 PC 当前值为 2000H，SP 的内容为 0100H，栈顶内
27、容为2746H，存储器按字节编址，而且进栈操作时执行（SP） -P，后存入数据。试回答下列几种情况下，PC、SP 及栈顶内容各为多少？（1） CALL 指令被读取前。（2） CALL 指令被执行后。（3） 子程序返回后。解 CALL 指令被读取前，PC=2000H，SP=0100H，栈顶内容为 2746H。（1） CALL 指令被执行后，犹豫存储器按字节编制， CALL 指令供占 4 个字节，故程序断电 2004H 进栈，此时 SP=（SP）-2=00FEH，栈顶内容为 2004H，PC 被更新为子程序入口地址 5000H。（2） 子程序返回后，程序断点出栈，PC=2004H，SP 被修改为
28、0100H，栈顶内容为2746H。7.6 某指令系统字长为 16 位，地址码取 4 位，试提出一种方案，使该地址系统有 8 条三地址指令、16 条二地址指令、 100 条一地址指令。解：OP A2 A1 A0 三地址指令 8 条00000111OP A1 A0 二地址指令 16 条1000000010001111OP A0 一地址指令 100 条1100000000001100011000117.7 设指令字长为 16 位，采用扩展操作码技术，每个操作码的地址为 6 位。如果定义了 13条二地址指令，试问还可安排多少条一地址指令。解：（2 4-3）*2 6=3*64=192 条7.8 某机指令
29、字长 16 位，每个操作数的地址码为 6 位，设操作码长度固定，指令分为零地址，一地址和二地址三种格式，若零地址指令有 M 种，以抵制指令有 N 种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种？解：1）若采用定长操作码时，二地址指令格式如下：OP（4 位） A1（6 位） A2（6 位）设二地址指令有 K 种，则： K=24-M-N当 M=1（最小值） ，N=1（最小值）时，二地址指令最多有：Kmax=16-1-1=14 种82）若采用变长操作码时，二地址指令格式仍如 1）所示，但操作码长度可随地址码的个数而变。此时，K= 2 4 -（N/2 6 + M/212 ）
30、；当（N/2 6 + M/212 ）1 时（N/2 6 + M/212 向上取整） ，K 最大，则二地址指令最多有：Kmax=16-1=15 种（只留一种编码作扩展标志用。 ）9.5 设机器 A 的 CPU 主频为 8MHz，机器周期为 4 个时钟周期，且该机的平均指令执行速度是 0.4MIPS，试求该机的平均指令周期和机器周期，每个指令周期中含几个机器周期？如果机器 B 的 CPU 主频为 12MHz，且机器周期也含有 4 个时钟周期，试问 B 机的平均指令执行速度为多少 MIPS?A.CLK=8MHz T=1/8MHz=0.125us机器周期=4*T=0.5us因为执行速度为 0.4MIP
31、S 所以平均指令周期=1/0.4MIPS=2.5us2.5us/0.5us=5 个 所以每个指令含有 5 条机器指令B.T=1/f=1/12MHz=1/12us 机器指令 =4*T=1/3us 指令周期 =5*1/3=5/3us平均指令执行速度 1/(5/3)=0.6MIPS9.6 设某计算机的 CPU 主频为 8MHz，每个机器周期平均含 2 个时钟周期，每条指令平均有 4 个机器周期，试问该计算机的平均指令执行速度为多少 MIPS?若 CPU 主频不变，但每个机器周期平均含 4 个时钟周期，每条指令平均有 4 个机器周期，试问 B 机的平均指令执行速度为多少 MIPS?1.CLK=8MHz
32、 平均指令执行速度 1/(1/8M*2*4)=1MIPS2.指令周期=4*4*1/8=2us 执行速度=1/(1/8M*4*4)=0.5MIPS9.7 某 CPU 的主频为 10MHz，若已知每个机器周期平均含有 4 个时钟周期，该机的平均指令执行速度为 1MIPS，试求该机的平均指令执行速度为多少 MIPS?若 CUP 主频不变，但每个机器周期平均含有 4 个时钟周期，每条指令平均有 4 个机器周期，则该机的平均指令执行速度又是多少 MIPS？由此可得出什么结论1.平均指令周期=1/1MIPS=1us T=1/f=0.1us T 机=4*T=0.4us因为 1us/0.4us=2.5 所以每
33、个指令包含 2.5 个机器周期2.T=0.4us 速度=1/(0.4*2.5*4)=0.25MIPS3.因为速度=0.8MIPS 所以 T 指=1/0.8us因为 T 指=4*2.5*T 所以 T=1/8us 所以 f=1/T=8MHz 4、简答1.冯诺依曼机主机主要特点。计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。1.指令和数据一同等地位存放于存储器内，并可按地址寻访。2.指令和数据均用二进制表示。3.指令由操作吗和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存4储器中的位置。.采用存储控制原理，指令在存储器内按顺序存放。通常指令是顺序执行的，在特定条件5
34、下，可根据运算结果或根据设定的条件改变执行顺序。.机器以运算器为中心，输入输出设备与存储器间的数据传说通过运算器完成。62.计算机硬件主要技术指标，软件定义与分类。计算机硬件主要技术指标：机器字长、存储容量、运算速度、主频等。软件定义：看不见摸不着，由人们事先编制的具有各类特殊功能的程序组成。分类：系统软件和应用软件。3.计算机组成部分与个部分作用。运算器：用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。存储器：用来存放数据和程序。控制器：用来控制、指挥程序和数据的输入、运行以及处理器运算结果。输入设备：用来将人们熟悉的信息形式转换为机器能识别的信息形式，常见的有键盘、鼠标等。输
35、出设备：可将机器运算结果转换为人们熟悉的信息形式，如打印机输出，显示器输出等。94.总线定义与分类方法，系统总线定义与分类方法。总线定义：总线是连接多个部件的信息传输线，是各部件共享的传输介质。分类：片内总线 系统总线 通信总线系统总线定义：系统总线是指 CPU、主存、I/O 设备（通过 I/O 接口）各大部件之间的信息传输线。分类： 数据总线 地址总线 控制总线5.什么是总线标准，目前流行的总线标准有哪些。所谓总线标准可视为系统与各模块，模块与模块之间的一个互连的标准界面。ISA 总线、EISA 总线、PCI 总线、RS232C 总线、IEEE-488(并行通信总线又称 GP-IP总线)US
36、B 总线。6.三级存储器系统中各级存储器特点与用途，分哪两个层次。主存 特点：随机访问、速度快。容量大。用途：存放 CPU 使用的程序和数据。1辅存 特点：容量大、速度慢、价格低、可脱机保存信息。用途：存放大量后备数据缓存 特点：速度快、容量小、价格高 用途：用于主存与辅存之间作为缓冲，正在使用的程序和数据的付本。缓存- 主存层次和主存-辅村层次。27.半导体存储器 RAM 与 ROM 特点与用途。RAM 特点：可读可写掉电后信息丢失，存临时信息。用途：主要做内存ROM 特点：只读不写掉电后信息不丢失，存长期信息。用途：主要做控制存储器8.动态 RAM 与静态 RAM 特点与用途， DRAM
37、刷新方式与主要优点。静态 RAM 特点：信息读出后，仍保持其原有状态，不需要再生。用途：用于 Cache动态 RAM 特点：靠电容存储电荷的原理来寄存信息。用途：组成内存/主存。DRAM 刷新方式集中刷新：集中刷新是在规定的一个刷新周期内对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读写操作。分散刷新：分散刷新是指对每行存储单元的刷新分散到每个存储周期内完成。异步刷新：异步刷新是前两种方式的结合，它即可缩短“死时间”，又充分利用最大刷新间隔 2ms 的特点。优点：单个 MOS 管组成，集成度高，速度较 SRAM 慢，价格低，9.Cache 工作原理特点，地址映射方式与替换算法。原理：利用
38、程序访问的局部性，近期用到信息存于 cache。地址映射方式：直接映射、全相联映射、组相联映射、替换算法：先进先出算法（FIFO） 、近期最少使用算法（LRU） 、随机法。10.主机与外设交换信息采用中断与 DMA 方式特点与应用场合。中断方式：特点：CPU 与外设并行工作，效率高应用场合：管理多种外设并行工作、进行实时处理、进行故障自动处理DMA 方式：特点：从数据传送看，程序中断方式靠程序传送，DMA 方式靠硬件传送。1从 CPU 响应时间看，程序中断方式是在一条指令执行结束时响应，而 DMA 方式可在指2令周期内的任一存取周期结束时响应。程序中断方式有处理异常事件能力，DMA 方式没有这
39、种能力，主要用于大批数据的传送，3如硬盘存取、图像处理、高速数据采集系统等，可提高数据吞吐量。程序中断方式需要中断现行程序，故需保护现场；DMA 方式不中断现行程序，无须保护4现场。DMA 的优先级比程序中断的优先级高。5应用场合：高速设备 如硬盘11.I/O 端口与接口的区别，I/O 接口分类方法。10端口：接口内部寄存器有 I/O 地址号。一般分为数据口、命令口和状态口。接口：若干端口加上相应的控制电路组成。接口分类：按数据传送方式分串行接口和并行接口按功能选择的灵活性分为可编程接口和不可编程接口按通用性分为通用接口和专用接口按数据传送的控制方式分为程序型接口和 DMA 接口。12.中断处
40、理过程分成哪两个阶段各完成哪些任务响应阶段：关中断、保护断点地址、转入中断服务入口地址处理阶段：保护现场、执行用户编写的中断服务程序、恢复现场。13.与中断方式比较 MDA 方式主要特点是什么。从数据传送看，程序中断方式靠程序传送，DMA 方式靠硬件传送。1从 CPU 响应时间看，程序中断方式是在一条指令执行结束时响应，而 DMA 方式可在指2令周期内的任一存取周期结束时响应。程序中断方式有处理异常事件能力，DMA 方式没有这种能力，主要用于大批数据的传送，3如硬盘存取、图像处理、高速数据采集系统等，可提高数据吞吐量。程序中断方式需要中断现行程序，故需保护现场；DMA 方式不中断现行程序，无须
41、保护4现场。DMA 的优先级比程序中断的优先级高。514.什么是寻址方式，数据寻址方式有哪几种。寻址方式：是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。数据寻址方式：立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、寄存器间接寻址、基址寻址、变址寻址、相对寻址、堆栈寻址。15.RISC 主要特点与 CISC 相比较 RISC 主要优点。特点：选用使用频率较高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能由频度高的简单指令的组合来实现；指令长度固定指令格式种类少，寻址方式种类少；只有取数/存数指令访问存储器，
42、其余指令的操作都在寄存器内完成；采用流水线技术，大部分指令在一个时钟周期内完成；控制器采用组合逻辑控制，不用微程序控制；采用优化的编译程序。充分利用 VLSI 芯片的面积。1提高计算机运算速度。2便于设计可降低成本提高可靠性。3有效支持高级语言程序。416.组合逻辑与微程序设计主要特点与应用。组合逻辑：特点：速度快、复杂不灵活。应用：适用于 RISC 机。微程序：特点：引入程序设计与存储逻辑技术，硬件软化，把一条机器指令用一段微程序来实现，存放控制存储器 CM 中。应用：系列机。17.什么是指令周期、机器周期、时钟周期 三者的关系如何。指令周期：完成一条指令的时间，由若干机器周期组成。机器周期：完成摸个独立操作，由若干时钟周期组成。时钟周期：最基本时间单位，由主频决定。关系：时钟周期是最基本时间单位，由若干时钟周期组成机器周期，由若干机器周期组成指令周期。18.微程序设计基本思想，微程序指令主要编码方式。思想：引入程序设计与存储逻辑技术硬件软化把一条机器指令用一般微程序来实现，存于控制存储器中。编码方式：直接编码（直接控制）方式、字段直接编码方式。
