1、电子综合课程设计专用设备纸1电子综合课程设计专用设备纸2前言电子设计是根据重庆大学关于工科学生课外设计的要求所安排的必要课程，其指导思想是：本着当前高等学校教育改革中注重素质培养和能力培养的精神，加强基础，拓宽专业的原则，21 世纪对信息类人才的要求，处理好教材与实验的体系、深度和广度，培养 21 世纪信息类专业人才。本设计的基本要求是以复杂可编程逻辑器件 CPLD 为基础，通过在 EDA 系统软件 ispDesignExpert System 环 境下进行数字系统设计，熟练掌握该环境下的功能仿真，时间仿真，管脚锁定和芯片下载。本系统基本上比较全面的模拟了计数式数字频率计，广泛应用于工业、民用
2、等各个领域，具有一定的开发价值。本设计是在通信工程学院何伟老师的指导下，由计算机 2000 级 1班王军，胡晓力，李磊，袁桂安几位同学精心设计与制作的。何老师在本设计中给予了大量的意见和建议，谨在此对何伟老师表示衷心的感谢。当然，由于在电子设计方面的经验和在该领域的知识贫乏，谅也必有所失，殷切期望批评指正。设计小组全体成员2002-10-21 电子综合课程设计专用设备纸3课题：计数式数字 频率计的 CPLD实现成员：王军，胡晓力，李磊，袁桂安指导老师：何伟一系统设计简介：设计目的：1. 掌握计数器.分频器的工作原理和设计方法。2. 掌握锁存器.BCD七段译码器的工作原理和 设计方法。3. 掌握
3、数字频率计的设计方法。4. 掌握在 EDA 系统软件 ispDesignExpert System 环境下用FPGA/CPLD 的方法，掌握该环境下的功能仿真，时间仿真，管角锁定和芯片下载的方法。技术实现：基本要求实现：1.测量频率范围：100Hz100MHz 。2.测量相对误差：1%。3.测量信号：方波峰峰值 35V。4.闸门时间：1s。5.显示控制：静态 8 位七段 LED 显示，频 率稳定，刷新时间和闸门时间相同。提高要求实现：1.测量频率范围：100Hz10MHz 和 10kHz1MkHz 两档，相应的闸门时间为 0.01s 和 1s，用一开关量选择控制。电子综合课程设计专用设备纸42
4、.显示控制：可以动态扫描 8 位七段 LED 显示，显示无闪烁，内容刷新时间与闸门时间基本相同。电子综合课程设计专用设备纸5设计使用工具1.计算机2.单片机开发仿真器.3.电路图绘制软件 ispdesignexpert.5. 文档编辑软件 WORD、万用表、焊烙铁、焊锡、剪刀、镊子等.设计元件清单：芯片类：名称 数量IspLSI 1032E CPLD 11MHz 晶体振荡器 1ULN2803 八达林顿晶体管阵列 1电子综合课程设计专用设备纸674LS244 8D 三态缓冲器 4CD4511 BCD 七段译码 器（共阴） 1LED 七段显 示器（共阴） 8插座类：名称 数量IDC10isp 插座
5、 1DIP16 插座 1DIP20 插座 5DIP40 插座 2PGA8413*13 插座 1电阻电容类：名称 数量1k 电阻 30.01u 独石电容 210u 电解电容 1其他：名称 数量DIP 开关（2 路或 4 路） 15 发光二极管 2实验电路板 1设计方案及各部分功能解释:电子综合课程设计专用设备纸7计数式数字频率计工作原理：计数法测量频率是严格按照频率的定义进行测量的，它是在某个已知标准时间间隔 Ts 内，测出被测信号重复出现的次数 N，然后计算出频率 f=N/Ts。测量原理：如图 1 所示石英晶体振荡信号，经分频后产生标准的时间间隔 Ts，用 Ts，用 Ts作为门控信号去控制主门
6、的开启时间，被测方波脉冲信号在主门开启时间 Ts 内通过主门，由计数器对通过主门的方波脉冲个数进行计数，若在 Ts 内计数值为 N，则被测信号频率 f=N/Ts，测试结果由译码显示电路进行显示。若 Ts=1 秒， 则 f=N，即被 测信号频率就是计数器的计数值，f 可以通过计数锁存器直接从显 示器上读出，若 Ts1s则 f 不能直接用计数器的值进行显示，而必须进行数据处理后方可显示。计数式数字频率计的设计原理如图 2 是 8 位十进制数字频率计的顶层逻辑图。它由 3 个可控的 100进制计数器 counter100，1 个测频控制信号发生器 control，8 个有时钟使能和清零控制的 10
7、进制计数器 counter10 和 1 个锁存器 code 和电子综合课程设计专用设备纸8扫描电路 5 个模块组成。各单元模块的原理及功能仿真波形图1十进制计数器计数器模块有 3 个输入信号和 2 个输出信号，其中有一个输出信号为逻辑向量输出信号。该逻辑向量输出信号为 D3.0，它是十进制计数器的 BCD 码输出信号，由 4 位 BCD 码构成，代表计数器的记数值。另一个输出信号是高有效位进位输出信号 CAO，每当计数器计满 9个记数值后就使进位输出 CAO 为高电平。CLK 是计数器的记数输入信号，CLK 是计数器的计数输入信号，CLR 是低有效计数器异步清零信号，CAI 是高有效 计数允许
8、输入信号。当 CAI 有效而 CLR 无效时计数器对 CLK 输入信号进行计数，当 CAI 和 CLR 均无效时，计数电子综合课程设计专用设备纸9器不计数但保持以前的计数值。通常 CAI 接低位 计数器的进位输出CAO，即本个计数器只有在低位计数器有进 位时才计数， 这正符合计数器级联的思想。十进制计数器的工作时序如下图所示：2100 进制计数器100 进制计数器 counter100 的计数功能是可控的，当输入信号SELECT=0 时，其 输出信号 CLK_OUT 是计数输入信号 CLK 的 100分频；当输入信号 SELECT=1 时，其输出信号 CLK_OUT=CLK，即此时计数器处于直
9、通状态。本设计中使用了两个 counter100,第一个counter100 是将输入的 100HZ 信号进行 100 分频而得到 1HZ 的标准信号，该信号用于 产生 TS=100S 的闸门控制信号，此 时频率计的量程范围是 1HZ-1MHZ,此时 counter100 的输出小数点控制信号电子综合课程设计专用设备纸10POINT=1，指示此时的小数点的位置在倒数第二位的前面，单位为HZ：在 SELECT=1 将 1HZ 的信号进行直通得到 1HZ 的标准信号，该信号用于产生 TS=1S 的闸门控制信号，此时频 率计的量程范围是100HZ-100MHZ，此 时 counter100 的输出小数点控制信号 POINT=0，指示此时无小数点或小数点在所有数据的末尾，单位为HZ。counter100 的工作时序如下图所示:3测频控制信号发生器测频控制信号发生器的输入信号有两个，一个是频率为 fs 的标准时钟信号 CLK，一个是 测试启动信号 START。其输出有 3 个信号，即计数器使能信号 EN，锁存器锁存信号 LOAD 和计数器清零信号CLR。START 是整个频 率测试仪的测试启动信号，当其为 0 时计数
