1、注：本文档及答案由阿稻想洋洋完善上传提供，如有疑问或不妥之处，请自行解决。 单项选择题 1.CPU 与外设间数据传送的控制方式有 ( D ) A.中断方式 B.DMA 方式 C.程序控制方式 D.以上三种都是 注：程序控制方式（包括无条件传送方式、查询方式 ） 2.8086 CPU 内标志寄存器中的控制标志位占 ( C ) A.9 位 B.6 位 C.3 位 D.16 位 3.CPU 与 I O 设备间传送的信号有 ( D ) A.数据信息 B.控制信息 C.状态信息 D.以上三种都是 4.8255A 这既可作数据输入、出端口，又可提供控 制信息、状态信息的端口是( D) A.B 口 B.A
2、口 C.A、 B、 C 三端口均可以 D.C 口 5.设串行异步通信的数据格式是： 1 个起始位， 7个数据位， 1 个校验位， 1个停止位，若传输率为 1200，则每秒钟传输的最大字符数为 ( C ) A.10 个 B.110 个 C.120 个 D.240 个 1200/（ 1+7+1+1） =120 6.在数据传输率相同的情况下，同步字符传输的速度要高于异步字符传输，其原因是 (D ) A.字符间无间隔 B.双方通信同步 C.发生错误的概率少 D.附加的辅助信息总量少 7.采用高速缓存 Cache的目的是 ( B ) A.提高总线速度 B.提高主存速度 C.使 CPU 全速运行 D.扩大
3、寻址空间 8.在中断方式下，外设数据输入到内存的路径是 ( D) A.外设数据总线内存 B.外设数据总线 CPU内存 C.外设 CPU DMAC内存 D.外设 I O接口 CPU内存 9.CPU 响应中断请求和响应 DMA 请求的本质区别是 ( B ) A.中断响应靠软件实现 B.响应中断时 CPU 仍然仍控制总线，而响应 DMA 请求时， CPU 要让出总线 C.速度慢 D.控制简单 10.堆栈的工作方式是 ( D ) A.先进先出 B.随机读写 C.只能读出，不能写入 D.后进先出 11.指令 MOV AX， 3070H中源操作数的寻址方式为 ( B ) A.寄存器寻址 B.直接寻址 C.
4、立即寻址 D.间接寻址 12.Reset 信号到来后， 8086 CPU 的启动地址为 ( C) A.00000H B.FFFFFHC.FFFF0H D.0FFFFH 13.用 3片 8259A 级联，最多可管理的中断数是 (B ) A.24 级 B.22 级 C.23 级 D.21 级 注 : 3*8-2=22 每片 8259 有 8个 IRQ 输入端。 3片 8259A 级联 ，其中 1片为主控 8259，它用两个 IRQ 输入端连接两个从片，故有 6+8+8=22。 14 在 8086 CPU 内部， 总线接口单元 和 执行单元 两者的工作方式为（ B）。 A、串行且同步 B、并行但不同
5、步 C、并行且同步 D、串行但不同步 18 8253 的计数器的最大计数初值是 ( D ) A.65536 B.FFFFH C.FFF0H D.0000H 8253 的计数器是减法计数器，当初值为 0 时， 0-1=FFFFH（二进制计数）或 0-1=9999（ BCD 计数）；之后每次减 1，初值为 0 时，计数 个数最多（所以才称为最大计数初值，也就是计数范围最大最多），如果设为二进制计数，则能计 65536 个数，如果是 BCD 计数，则能计 10000 个数。 19 擦除 EPROM 中的信息可用的方式是（ C ）。 A、加 12.5V 电压 B、加 5V 电压 C、紫外线照射 D、红
6、外线照射 坑 20 某微机字长 16 位，其存储器容量为 64KB，如果按字 节 编址，其寻址范围是 ( B ) A.0 16K 字 B.0 32K 字 C.0 16KB D.0 64KB 字 64*8*k/8=64k（字节） =32k（字） 其实我不确定，反正也不出。 坑 21 在 DMA 方式下，将内存数据传送到外设的路径是 ( B ) A.CPUDMAC 外设 B.内存 数据总线 外设 C.内存 CPU 总线 外设 D.内存 DMAC 数据总线 外设 22 要使 8253 输出 1 个时钟周期（ 1CLK）宽度的 负脉冲 ，可选择哪几种工作方式 (C ) A.方式 2， 4， 0 B.方
7、式 0， 4， 5 C.方式 2， 4， 5 D.方式 1， 4， 5 23 通常，中断服务程序中的一条 CLI 指令目的是 ( B ) A.禁止 低一级中断产生 B.禁止 所有可屏蔽中断 C.禁止 同级中断产生 D.禁止 高一级中断产生 24 8086/8088CPU 为了保证在有多个中断源的中断系统中，确定一个中断源并转入相应的中断服务程序，采用的方法是（ C ）。 A.中断向量 B.向量中断 C.优先排队 D.并行工作 坑 25 若 8086 CPU 主频为 5MHz，则其基本总线周期为 ( A ) A.800ns B.500ns C.125ns D.250ns 注：此题应该是 T（时钟
8、）周期为 200ns，基本总线周 期为 800ns。 坑 26 8255A 的方式选择控制字为 80H，其含义是 ( D ) A. A、 B、 C 口全为输入 B. A 口为输出，其他为输入 C. A、 B 为方式 0 D. A、 B、 C 口均为方式 0，输出 坑 27. 对可编程接口芯片进行读 /写操作的必要条件是 ( D ) A.RD=0 B.WR=0 C.RD=0 或 WR=0 D.CS=0 注：此题答案应该是 CS=0(低电平 ) 呵呵，不确定，反正也不出。 28.要管理 64 级可屏蔽中断，需要级联的 8259A 芯片数为 ( D ) A. 4 片 B.8 片 C.10 片 D.9
9、 片 29 CPU 响应两个硬中断 INTR 和 NMI 时，相同的必要条件是（ B ） A：允许中断 B：当前指令执行结束 C：总线空闲 D：当前访存操作结束 30已知 SRAM2114 芯片容量为 1K 4位，若要组成 16KB 的系统存储器，则共需芯片数和组成的芯片组数为（ A ）。 A 32 和 16； B 16 和 32； C 32 和 3； D 16 和 16 注：先进行位扩展，用 2 片 SRAM2114 组成 1KB 的内存模块，再用 16组这样的模块进行字 扩展。 31已知 SRAM2114 芯片容量为 16K 1 位，若需组成 64KB 的系统存储器，则组成的芯片组数和每个
10、芯片组的芯片数为（ D ）。 （ 1） 2 和 8； （ 2） 1 和 16； （ 3） 4和 16； （ 4） 4和 8 坑 32若 8086/8088 系统采用单片 8259A，其中断类型号为 46H 时，试问其中断矢量指针是（ C ）。 46H*4H=118H ： ： ： ： 33 8088CPU 内部的数据总线有（ B ）条。 A 8 条； B 16 条； C 20 条； D 32 条 34 若（ AL） =0FH，（ BL） =04H，则执行 CMP AL， BL 后， AL 和 BL的内容为（ A ）。 A OFH 和 04H； B 0B 和 04H； C 0F 和 0BH； D
11、04 和 0FH 注： CPM 和 SUB 只进行运算，不保存结果。 35在并行可编程电路 8255 中， 8位的 I/O 端口共有（ C ）。 A 1 个 ； B 2 个； C 3 个； D 4 个 36可编程计数 /定时器电路 8253 的工作方式共有（ D ）。 A 3 种； B 4 种； C 5 种； D 6 种 37在 PC/XT 中， NMI 中断的中断矢量在中断矢量表中的位置。（ C ） A：是由程序指定的 B：是由自动分配的 C：固定在开始的个字节中 D：固定在中断矢量表的表首 二、填空题 1. 中断类型码为 04H 的中断，其服务程序的入口地址一定存放在 10H、 11H、1
12、2H、 13H_四个连续的单元中，若这四个单元的的内容为： 66H、 50H、 88H、30H，则其服务程序的入口地址为 _3088H:5066H。 2. 设主片 8259A 的 IR3 上接有一从片， IR0 上引入了一个中断申请。那么初始化时，主、从片的 ICW3 分别是 _08H_、 _03H_。 3. 进行 DMA 传送的一般过程是：外设先向 DMA 控制器提出 DMA 请求 ， DMA控制器通过 总线请求 信号有效向 CPU 提出总线请求， CPU 回以 总线应答 信号有效表示响应。 4. 8253 的 CLK0接 1MHz 的时钟，欲使 OUT0产生频率为 100KHz 的 方波信
13、号 ，则 8253 的计数初值应为 _10_，应选用的工作方式是 _方式 3 _。 1MHz/100KHz=10。 坑 5. 中断控制器 8259A 中的中断屏蔽寄存器 IMR 的 值为 ABH， 则允许 IR2 IR4 IR6 三级中断产生。 注： ABH=10101011B 6. 时钟周期是 CPU 的时间基准，它由计算机的 _主频 _决定，若 8086的时钟周期为 200ns，则基本总线周期为 _800ns_。 7. 从 CPU 的 NMI 引脚产生的中断叫做 _非屏蔽中断 _ _，他的响应不受 标志位 _IF_的 控制 。 8. 若要可编程并行芯片 8255A 三个端口均作为输 出 口
14、，则其方式选择控制字应为 _80H_。 9. CPU 在指令的最后一个时钟周期检测 INTR 引脚，若测得 INTR 为 _高电平_且 标志位 IF为 _1_，则 CPU 在结束当前指令后响应中断请求。 10. 8088 管理着 _1MB_的内存空间 和 _64k_的 I/O 端口空间 。 8088的 I/O 端口的地址采用 _独立 _编码方式。 四 .简答分析题 1动态 RAM 为什么需要定时 刷新？ 因为电容中的电荷由于漏电会逐渐消失，所以要定时刷新 2. I/O 接口的功能有哪些？ 1.信号的形式转换 2.电平的转换和放大 3.锁存及缓冲 4.I/O 定向 5.并行及串行的转换 3 中断
15、向量表的作用是什么？如何设置中断向量表？中断类型号为 15H 的中断向量存放在哪些存储器单元中？ 作用： 中断向量是中断服务程序的入口地址。将所有中断向量集中放在一起，形成中断向量表。 设置：中断向量表占用存储器的最低地址区（ 00000H-003FFH） ,每个中断程序地址占用 4 个字节单元 ，两个高地址用来存放程序入口地址的 cs 段地址，两个底地址存放程序入口地址的 ip 偏移地址。 15H*4=54H 所以一次存在： 54H、 55H、 56H、 57H 的单元中 4.总线周期中，何时需要插入 TW等待周期， TW周期的个数，取决于什么因素 ？ 在被写入或者被读取的外设或存储器不能及
16、时配合 cpu 传送数据，此时外设或存储器会通过“ ready”信号在 t3 状态启动之前向 cpu 发送 ” 数据没有准备好 ” ，此时 cpu 在 T3 后插入一个或多个 Tw 时钟周期进入等待状态。 Tw 的个数取决于外设 ready 发出“数据未准备好”的次数。 5 ROM-BIOS 指的是什么？它的主要功能是什么？ 基本输入输出系统 功能：用来驱动和管理诸如键盘、显示器、打印机、磁盘、时钟、串行通信接口等基本的输入输出设备 6 DMA 控制器有哪几种工作方式？ 它 可以工作于哪两种状态，何时分别进入这两种状态？ 单字节传送、数据块传送、请求传送、级联传送 工作于从属状态和主控状态，当
17、未获得总线控制权时， cpu 处于主控状态，而DMA 处于从属状态，当 cpu 将总线权交给 DMA 时， DMA 获得总线控制权，处于主控状态。 7 什么是 Cache？它能够极大地提高计算机的处理能力是基于什么原理？ （ 1） Cache 是位于 CPU 与主存之间的高速小容量存储器。 （ 2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 8 8237A 有哪些内部寄存器？各有什么功能？初始化编程要对哪些寄存器进行预置？ 基地址寄存器、基字节计数器、当前地址寄存器、当前字节寄存器、工作方式寄存器 9 分述 8237A 单字节传送、请求传送、块传送三种工作方式的传送过
18、程。 书本 P240 10 8253 有哪几种工作方式？区分不同工作方式的特点体现在哪几方面？ 答： 8253 有六种工作方式，分别为方式 0，方式 1，方式 2，方式 3，方 式 4，方式 5，区分这六种不同的特点主要体现在三个方面： （ 1）输出波形不同 方式 0：写入控制字后，变为低电平 其他方式：写入控制字后，变为高电平 方式 2、 4、 5 输出波形都是一个 CLK 脉宽的负脉冲， 方式 2、 3 输出连续的波形； （ 2）启动定时 /计数芯片方式不同 方式 0， 2， 3， 4，写入计数初值，即启动计数（软件启动） 方式 1， 5 需外加触发信号（ GATE 的上升沿）启动计数（硬
19、件启动） （ 3）计数过程中 GATE 门控信号控制功能不同： 方式 0， 4： GATE 为高电平时计数，为低电平时停止计数； 方式 2， 3： GATE 为高电平时计数，为低电平时停止计数； GATE 的上升沿重新开始计数（具有硬件启动特点）； 方式 1， 5： GATE 信号上升沿重新开始计数 （硬件启动， GATE 上升沿有效） 。 因为在 3 方式时，输出占空比为 1： 1 的方波或近拟方波，可以 作为定时单位，故 3 方式运用最普遍。 11 设某系统中 8259A 的两个端口地址分别为 24H 和 25H，试分别写出下列情况应向 8259A 写入的命令字： （ 1）读中断请求寄存器
20、 IRR 的值。 MOV AL,0AH OUT 24H,AL IN AL,24H （ 2）读中断服务寄存器 ISR 的值。 MOV AL,0BH OUT 24H,AL IN AL,24H （ 3）读查询方式下的查询状态字。 MOV AL,0CH OUT 24H,AL IN AL,24H （ 4）发一般的中断结束命令 EOI。 MOV AL,00H OUT 24H,AL IN AL,24H 12 中断处理过程包括哪几个基本阶段？中断服务程序中为什么要保护现场和恢复现场？如何实现？ 共 6个基本阶段：保护现场、开中断、中断服务、关中断、恢复现场、开中断并返回 保护现场和恢复现场是 为了使处理器停止
21、当前的任务而去处理中断服务，结束后能够正确的返回到先前的执行状态 进行工作。 实现：保护现场： 通过将 cs、 ip、各种标志寄存器等压入堆栈保存起来，等中断程序处理完后，再通过出栈将堆栈中的数据在返回到寄存器等相应的值，从而达到恢复现场的效果。 13 单片 8259A 能管理多少级可屏蔽中断？ 若用 3 片级联能管理多少级可屏蔽中断？ 8 级可屏蔽中断 22 级 8+7+7=24 14.什么是总线周期？什么是时钟周期？一个典型的总线周期最小包括几个时钟周期？什么情况下需要插入等待周期 T ? 总线周期： 通常把 CPU 通过总线对微处理器外部（存贮器或 I/O 接口）进行一次访问所需时间称为
22、一 个总线周期。 时钟周期： 一个时钟脉冲所需要的时间。又叫 T 周期或节拍脉冲 一个总线周期有四个时钟周期 在被写入或者被读取的外设或存储器不能及时配合 cpu 传送数据，此时外设或存储器会通过“ ready”信号在 t3 状态启动之前向 cpu 发送 ” 数据没有准备好 ” ，此时 cpu 在 T3 后插入一个或多个 Tw 时钟周期进入等待状态。 15.下段程序读出的是 8259A 的哪个寄存器？简要说明理由。 MOV AL,0AH 应该是 MOV AL,0BH 参考书本 p270 OUT 20H,AL NOP IN AL,20H 解： 读取中断服务寄存器 ISR的内容。 因为执行输入指令（ A0 0）之前，执行的输出指令，写入了 OCW3（ D4D3 01），其中 P RR RIS（ D2D1D0） 011 指明随后读出 ISR。 五、设计题： 1.某一 8086CPU 系统，采用一片 8259A 进行中断管理。设 8259A 工作在 普通全嵌套方式，发出普通 EOI 命令结束中断，采用边沿触发方式请求中断， IR1 对应的中断向量号为 90H。另外， 8259A 在系统中的 I/O 地址是 FFA0H（ A0=0）和FFA1H（ A0=1）。请编写 8259A 的初始化程序段。 解： MOV DX,0FFAOH
