同步八进制加法计数器版图设计(共27页).doc

精选优质文档-倾情为你奉上毕 业 设 计 论 文同步八进制加法计数器吴彬 指导老师姓名： 张 睿 专 业 名 称： 微电子技术班 级 学 号： 论文提交日期：2010年11月21日论文答辩日期：2010年11月17日2010年11月 21 日专心-专注-专业摘要计数器是数字系统中应用最广泛的时序逻辑部件之一，所谓计数器就是计算输入脉冲的个数。本设计是在LINUX环境下采用Cadence软件对同步八进制加法计数器进行芯片原理图设计、输入、仿真以及版图设计、DRC验证和LVS验证。【关键词】：计数器 版图设计 DRC LVSAbstractCounter is a digital system, the most widely used one of sequential logic components, th