1、基于与非门的加法器设计杨吕鹏 张光银 邓文俊指导教师：周鹰摘 要：本项目设计了一个基于与非门电路的简易加法器。该加法器使用74HC00N芯片，实现输入范围为33 的加法功能，并通过共阴数码管显示最终运算结果。该系统分为“输入模块” 、 “运算模块” 、 “译码显示模块”三部分。通过“输入模块”向“运算模块”输入两个加数分别对应的补码，之后将运算结果传输到“译码显示模块” ，转换成结果对应的七位二进制码，控制的七段数码管显示结果。关键词：与非门，加法器，译码器，数码管，74HC00N1 需求及电路说明1.1电路功能与要求：实现33 范围内任意两个整数的加法运算。只能使用与非门，并用数码管显示结果
2、。1.2输入定义：本系统使用 5.24V（移动电源电压，5-6V 均可）驱动，并采用两个四位拨码开关实现输入两个加数对应的二进制补码的目的。每个拨码开关作为一个加数，并且定义每个拨码开关是从左到右是低位到高位，开关闭合代表该二进制位是 1，断开是 0。逻辑电路图中定义的输入变量按高位到低位排列是A3,A2,A1,A0;B3,B2,B1,B0。1.3输出定义：本系统的最终输出是两个七段共阴数码管上的数字，其中一个显示管显示数字，另一个显示正负号。2 系统方案2.1设计原理加法器的总体参考方案框图如图 2-1所示。它包括“输入模块” 、 “运算模块” 、 “译码显示模块”三部分组成。图 2-1 加
3、法器系统原理框图2.2设计方案与论证2.2.1 输入模块输入模块这部分我们采用拨码开关来实现四位二进制补码的输入。电源使用输出电压为 5.24V的移动电源。经实测，5.24V 满足 74HC00N最低高态输入电压的条件，拨码开关在接入上拉电阻后也能满足向 74HC00N输入高低电平的需求。2.2.2 运算模块对于运算部分的设计，我们有以下三种方案：方案一：设计一种电路，当用户输入两组 4位二进制码之后，能直接输出其对应的计算结果（如图 2-4） 。图 2-4 直接输出对应结果的加法器输入模块 运算模块 译码显示模块方案二：将 4位二进制加法分解成 4个全加器的级联（如图 2-5） 。图 2-5
4、 四个 1位二进制全加器级联组成的加法器方案三：将电路分成两部分，先将进位全部算出，再将加数与进位一起运算，得到最终的计算结果（如图 2-6） 。图 2-6 先行进位的加法器方案讨论：方案一虽然理论上运行速度是三种方案中运行速度最快的，但是它涉及的卡诺图较为复杂，化简时容易出错；方案二将加法器分解出易于设计的全加器，能在短时间内设计出正确的电路，但是因为级联电路必须等待上一位进位计算完才能计算下一位，所以运算速度较慢；方案三结合了方案一、方案二的优点。但是考虑到本项目只需实现四位二进制加法运算，所以三种方案在运算速度上并没有明显差异，所以我们选择了易于实现且不容易出错的方案二。2.2.3 译码
5、显示模块电路对于数码管显示方式，我们有以下两种显示方案：方案一：如图 2-7所示。图 2-7 数码管显示方案一方案二：如图 2-8所示。图 2-7 数码管显示方案一方案讨论：对比方案一和方案二，我们不难发现他们的区别在与 6的显示方式。虽然两种显示方式都不影响 6的读数，但是选用方案二的话，a 段与 d段数码管便能同时点亮或熄灭，这就意味着在译码器电路设计的时候，a 段与 d段可以共用一套电路，从而使减少与非门的使用。所以，最后我们选择了方案二的显示方案。3.硬件设计与优化3.1 开关模块电路设计与优化考虑到 74HC00N引脚不能悬空，所以如图 2-2，我们在开关与与非门之间接了上拉电阻，使
6、得当开关断开时，与非门引脚接地，实现低电平输入，同时避免芯片的损坏。图 2-2 开关电路单元电路因为输入范围为33，它们对应的三位二进制补码为1101,1110,1111,0000,0001,0010,0011，不难发现第 3位与第 4位同时为 1或同时为 0，所以每组拨码开关只需使用三个开关即可，第三个开关向运算模块输入 11或 00，其中多余的一个开关令其接地。这样做不但不会影响到运算的结果，还能使运算部分所需的与非门减少。具体电路如图 2-3所示。图 2-3 开关模块具体电路3.2运算模块电路设计与优化令两个加数输入分别为为 A,B，进位输入为 Cin，进位输出为 Cout，则通过逻辑分
7、析，不难得到下面两个逻辑表达式：根据上面的逻辑表达式，我们可以设计一位全加器（如图 3-1）图 3-1 一位全加器电路图但是，我们要设计的加法器是基于与非门的加法器，所以我们还需将异或门转化为与非门电路。通过下面的等式Y = AB+ AB= (AB)(AB)=（AB） A） （AB） B） ） 我们可以得出异或门的等效与非门电路，如图 3-2所示。图 3-2 异或门等效与非门电路所以，将图 3-2等效电路代入图 3-1电路中，可以得到图 3-3的与非门全加器。图 3-3 与非门全加器电路在设计四位加法器时只需将四个一位全加器级联起来即可，但是考虑到最低位做加法运算时不用考虑进位输入 Cin，所
8、以在设计时，最低位全加器可以省略一个异或门，即四个与非门。同时，因为我们在开关电路的设计时已经说明第三个开关同时输入二进制补码的第三位和第四位，所以第四级全加器的 A3B3 可以和第三级全加器中的 A2B2 共用。做这些处理不但不影响系统功能，还能节省 8个与非门。具体电路如图 3-4。图3-4 优化之后的运算模块具体电路3.3译码显示模块电路设计与优化该系统使用的两段共阴数码管显示最后的结果。令显示数字的数码管七段分别为 a1,b1,c1,d1,e1,f1,g1,显示符号的数码管七段分别为a2,b2,c2,d2,e2,f2,g2。则根据图 3-5的显示效果图可以列出对应的真值表（表 3-1）
9、图 3-5 数码管显示效果图注意：图 3-5的二进制补码从左到右分别为 S3，S2，S1，S0。表 3-1 数码管显示真值表通过表 3-1可以列出卡诺图，利用卡诺图化简，得到最简和式，再将最简和式利用公式化为与非逻辑关系，如下：a1=d1=（S1S3 ） (S0S2） ） (S2S3)） (S1(S0S2)(S0S2)b1=(S2S3)(S2S3)(S0S1)c1=(S0S1)(S2S3)(S2S3)e1=(S0S1)(S0S2)f1=(S2S3)(S2S3)(S0S1)g1=(S1S2)(S1S3)(S0S1)(S2S3)注意：其中 g2=S3，不需要接与非门，直接连到显示符号的数码管 g段
10、。观察这些逻辑表达式，我们可以发现有许多与非门可以共用，我们在设计时将这些与非门分级，在将它们与上一级连接。这样既能节省一些与非门，同时也为电路设计带来方便，也更容易检错。具体电路如图 3-6所示。图 3-6 译码电路通过实物测量，译码器输出端电压为 5.2V，又因为数码管导通电压为 1.7V，为了避免因电流过大而使数码管损坏，我们还要加入限流电阻，则限流电阻分到的电压为 3.5V，又因为本系统所用的数码管正常工作电流为 3mA，所以选用1.1k 的限流电阻。具体电路如图 3-7所示。图 3-7 译码显示模块具体电路3.4整体电路原理图4.结果分析通过对实物电路的测试，要求可以全部满足。实物图如图 4-14-5 所示。图 4-1 显示 0+0图 4-2 显示 3+0
