1、数字显示频率计的设计 电气学院电工电子基础中心可编程逻辑器件（ PLD）设计方案数字显示频率计的研制过程二、设计步骤 选择可行的方案，进行单元电路设计三、安装 (下载 )调试 先进行单元电路的调试，然后进行产品的调试。四、总结整理 实验总结报告一、设计要求 确定产品的性能指标一、设计要求用 PLD器件 ispLSI1016及 4只 7段动态显示数码管（一只用于量程显示）设计一只数字频率计，要求： 测频范围 10.0Hz 9.99KHz； 测量误差小于等于 1%。 响应时间不大于 15秒。 具有超量程显示功能。 频率计分成三个频段进行设计：序号 频率范围 显示1 10.0Hz 99.9Hz2 1
2、00Hz 999Hz3 1.00KHz 9.99KHz二、设计步骤l 设计一个具有异步清零、计数 /保持功能的101010 进制加法计数器。l 设计频率计的控制电路，要求能产生 10秒、 1秒的闸门用相应的清零、锁存脉冲。l 设计频率计的 自动量程转换电路， 要求能手动控制频段转换， 超量程显示。 将上述设计构成频率测量电路，并进行测试。l 设计 12位信号锁存电路、动态选通电路、显示电路、译码电路。构成一个完整的显示控制电路，并进行测试。l 最终实现自动频段转换的 3位数显频率计。四、实验总结报告 频率计设计要求及方案分析。 频率计的整体设计思想及设计框图。 提供频率计单元电路（计数器、控制
3、电路、自动量程转换电路、显示选通电路等）的具体设计说明、源程序及整体设计电路图。 频率计设计的重要调试过程，遇到具体问题的解决方法。 记录您设计的频率计的测频结果（高中低三频段），并对测频精度、响应速度及量程转换过程等作出分析。 您对扩大本频率计的功能提高频率计的性能有何设想（要提供设计思路）？ 谈谈用 PLD器件设计数字电路的体会，您认为用 PLD器件较之用传统中规模数字器件设计数字系统有什么优缺点。 总结本次设计的收获、存在问题，并对选题、设计调试过程中的指导等方面提出您的意见与建议。原理框图 (静态显示 )计数器锁存器译码电路&整形控制电路闸门控制信号 清零脉冲信号锁存 脉冲信号FX 4444448888原理框图 (动态显示 ) 扫描选择计数锁存器显示电路译码电路&整形控制电路与自动量程闸门控制信号清零锁存信号量程控制信号FX 4444 8电路图显示模块锁存器计数器动态显示选通锁存器 锁存器计数器计数器自动量程转换译码器控制电路分频器1KHz输入信号1Hz8Hz显示选通小数点溢出电路单元101010 进制计数器控制电路自动量程转换10分频电路12位锁存器动态显示选通电路显示电路显示译码电路频率测量电路动态显示电路数显频率计电路101010 进制加法计数器
