第三章 总线、中断宇输入输出系统.ppt

上传人:da****u 文档编号:1107273 上传时间:2018-12-07 格式:PPT 页数:25 大小:195.50KB
下载 相关 举报
第三章 总线、中断宇输入输出系统.ppt_第1页
第1页 / 共25页
第三章 总线、中断宇输入输出系统.ppt_第2页
第2页 / 共25页
第三章 总线、中断宇输入输出系统.ppt_第3页
第3页 / 共25页
第三章 总线、中断宇输入输出系统.ppt_第4页
第4页 / 共25页
第三章 总线、中断宇输入输出系统.ppt_第5页
第5页 / 共25页
点击查看更多>>
资源描述

1、第三章 存储 、中断、总线与 I/O系统 目录n 存储系统的基本要求和并行主存系统n 中断系统n 总线系统n 输入 /输出系统 存储系统的基本要求 要求: 大容量、高速度和低价格 n 存储器的容量n W: 存储体的字长(位、字节)n l: 每个存储体的字数n m: 并行工作的存储体个数 n 存储器的存取速度n 访问时间 是存储器从接到访存读申请,到信息被读到数据总线上所需的时间n 存储周期 是连续启动一个存储体所需要的间隔时间 n 频宽(带宽) 存储器可提供的数据传送速率,一般用每秒钟传送的信息位数(或字节数)来衡量 n 单体的频宽 n m个分体的最大频宽 n 实际频宽 最大频宽 n 存储器的

2、价格 n 总价格 Cn 每位价格 c举例:频宽平衡n 假定一台计算机 200MIPS( 2亿次)n CPU取指令: 200MW/s 指令字长为一个字 Wn CPU取 操作数和保存结果: 400MW/s n 各种 I/O: 5MW/sn 总和: 605MW/s , 假定存储器字长为一个字n 主存的访问周期 ( 1/605=0.0016528) =16.5nsn 实际上,主存( DRAM) (动态随机存储器 ) 在 200ns内。n 相差 100倍。 解决 :n 并行主存 n 设置各种 Cachen 采用存储体系,特别是 Cache存储体系 单体单字存储器地址寄存器W位读出寄存器单体多字存储器 地址寄存器W位 W位 W位 W位W位单字长寄存器多体单字交叉存取存储器 存 控(主存控制部件)地址寄存器 0 地址寄存器 1 地址寄存器 2 地址寄存器 3M0 M1 M2 M3总 线 控 制CPU IOP

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育教学资料库 > 课件讲义

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。