毕业设计报告：数字钟设计与制作.doc

1、数字电子技术课程设计报告 第 页0毕业设计报告：数字电子技术题 目： 数字钟的设计与制作专 业：电子 班 级：电子 01（4）学 号：01221187 姓 名：马小军 时 间：2004 年 5 月 28 日 2004 年 6 月 17 日电子信息学院数字电子技术课程设计报告 第 页1一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且

2、通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求（1）设计指标 时间以 12 小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前 10 秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求 画出电路原理图（或仿真电路图） ； 元器件及参数选择； 电路仿真与调试； PCB 文件生成与打印输出。（3）制作要求 自行装配

3、和调试，并能发现问题和解决问题。（4）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图1数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子技术课程设计报告 第 页2（a） 数字钟组成框图2晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的 32768z 的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一

4、般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过非门构成的电路，本次设计采用了后一种。如图（b）所示，由非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻 为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容 、 与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。（b） CMOS 晶体振荡器（仿真电路）数字电子技术课程设计

5、报告 第 页33时间记数电路一般采用 10 进制计数器如 74HC290、74HC390 等来实现时间计数单元的计数功能。本次设计中选择 74HC390。由其内部逻辑框图可知，其为双 2-5-10 异步计数器，并每一计数器均有一个异步清零端（高电平有效） 。秒个位计数单元为进制计数器，无需进制转换，只需将 与 （下降沿有效）相连即可。 （下降没效）与Z 秒输入信号相连， 可作为向上的进位信号与十位计数单元的 相连。秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图 .所示，其中 可作为向上的进位信号与分个位的计数单元的 相连。十进制-六进制转换电路分个位和

6、分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的 作为向上的进位信号应与分十位计数单元的 相连，分十位计数单元的 作为向上的进位信号应与时个位计数单元的 相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行进制转换。利用片实现进制计数功能的电路如图（d）所示。（d）十二进制电路另外，图（d）所示电路中，尚余进制计数单元，正好可作为分频器 Z输出信号转化为 Z 信号之用。4译码驱动及显示单元电路选择作为显示译码电路；选择数码管作为显示单元电路。由CD4511

7、把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的 LED 数码管是采用共阴的方法连接的。计数器实现了对时间的累计并以 8421BCD 码的形式输送到 CD4511 芯片，再由数字电子技术课程设计报告 第 页44511 芯片把 BCD 码转变为十进制数码送到数码管中显示出来。5校时电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用 COMS 与或非门实现的时或分校时电路，In1 端与低位的进位信号相连； In2 端与校正信号相连，校正信号可直接取自分频器产生的 1HZ 或 2HZ（不可太高或

8、太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和 0 相与的输出为 0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。实际使用时，因为电路开关存在抖动问题，所以一般会接一个 RS 触发器构成开关消抖动电路，所以整个较时电路就如图（f） 。（f）带有消抖电路的校正电路6整点报时电路电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 50 秒到 59 分 59 秒期间时，报时电路报时控制信号。当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、

9、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 Q 和 Q 、个位的 Q 和 Q 及秒计数器十位的 Q 和 Q 相与，从而产生报时控制信号。报时电路可选 74HC30 来构成。74HC30 为 8 输入与非门。12345611128U174HC30DIO1IO2IO3IO4IO5IO659505959 595QcQAQDQAQCQAQcQAQDQAQCQA5VVCCX14V_0.5W5VVCC四、元器件1四连面包板 1 块（编号 A45）2镊子 1 把3剪刀 1 把4共阴八段数码管 6 个5网络线 2 米/人6CD4511 集成块 6 块数字电子技术课程设计报告 第

10、页57CD4060 集成块 1 块874HC390 集成块 3 块974HC51 集成块 1 块1074HC00 集成块 4 块1174HC30 集成块 1 块1210M 电阻 5 个13500 电阻 14 个1430p 电容 2 个1532.768k 时钟晶体 1 个16蜂鸣器 10 个（每班）1） 芯片连接图1)74HC00D 2)CD45113)74HC390D 4)74HC51D数字电子技术课程设计报告 第 页62面包板的介绍面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。面包板的样式是：面包板的注意事项：1 面包板旁一般附有香蕉插座，用来输入电压、信号及接地。2 上

11、图中连着的黑线表示插孔是相通的。3 拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。4 面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。五、各功能块电路图数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。（一） 六进制电路由 74HC390、7400、数码管与 4511 组成，电路如图一。U1A74HC00D123U2A74HC00D123U3A74HC390D1QA 31QB 51QC 61QD 71INA11INB41CLR2U4DA7DB1DC2DD6OA 13OD 10OE 9OF

12、15OC 11OB 12OG 14EL5BI4LT34511BDU5SEVEN_SEG_COM_KABCDEFGCom5VVCCV1 32Hz 5V（二） 十进制电路由 74HC390、7400、数码管与 4511 组成，电路如图二。U1A74HC390D1QA 31QB 51QC 61QD 71INA11INB41CLR2U2DA7DB1DC2DD6OA 13OD 10OE 9OF 15OC 11OB 12OG 14EL5BI4LT34511BDV1 60Hz 5V5VVCCU3SEVEN_SEG_COM_KABCDEFGComU4A74HC00D123U4B74HC00D456（三） 六十

13、进制电路由两个数码管、两 4511、一个 74HC390 与一个 7400 芯片组成，电路如图三。数字电子技术课程设计报告 第 页8（四） 双六十进制电路由 2 个六十进制连接而成，把分个位的输入信号与秒十位的 Qc 相连，使其产生进位，电路图如图四。U1A74HC00D123U1B74HC00D456U3A74HC390D1QA 31QB 51QC 61QD 71INA1 1INB41CLR2U3B74HC390D2QA 132QB 112QC 102QD 92INA15 2INB122CLR14U2DA7 DB1DC2 DD6OA 13OD 10OE 9OF 15OC 11OB12OG 1

14、4EL5BI4 LT34511BDU5DA7 DB1DC2 DD6OA 13OD 10OE 9OF 15OC 11OB12OG 14EL5BI4 LT34511BD5VVCCV1 100kHz 5VU4SEVEN_SEG_COM_KABCDEFGComU1C74HC00D9108 U1D74HC00D121311 U6SEVEN_SEG_COM_KABCDEFGComU7SEVEN_SEG_COM_KABCDEFGComU8A74HC390D1QA 31QB 51QC 61QD 71INA1 1INB41CLR2U9DA7 DB1DC2 DD6OA 13OD 10OE 9OF 15OC 11O

15、B12OG 14EL5BI4 LT34511BDU10A74HC00D123U11B74HC00D4565VVCCU12B74HC390D2QA 132QB 112QC 102QD 92INA15 2INB122CLR14U13DA7 DB1DC2 DD6OA 13OD 10OE 9OF 15OC 11OB12OG 14EL5BI4 LT34511BDU14SEVEN_SEG_COM_KABCDEFGComU15C74HC00D9108 U16D74HC00D1213115VVCC（五） 时间计数电路由 1 个十二进制电路、2 个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电

16、路相连即可，详细电路见图五。数字电子技术课程设计报告 第 页9U1SEVEN_SEG_COM_KABCDEFGCom U2SEVEN_SEG_COM_KABCDEFGComU3SEVEN_SEG_COM_KABCDEFGComU4SEVEN_SEG_COM_KABCDEFGCom U5SEVEN_SEG_COM_KABCDEFGComU6SEVEN_SEG_COM_KABCDEFGComU7DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14EL5BI4LT3451BD U8DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14EL5BI4LT

17、3451BDU9DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14EL5BI4LT3451BD U10DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14EL5BI4LT3451BDU1DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14EL5BI4LT3451BD U12DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14EL5BI4LT3451BDU13A74HC390D1QA31QB51QC61QD71INA11INB41CLR2U14A74HC390D1QA31QB51QC61QD

18、71INA11INB41CLR2U15A74HC390D1QA31QB51QC61QD71INA11INB41CLR2U16B74HC390N2QA132QB112QC102QD92INA152INB122CLR14U17B74HC390N2QA132QB112QC102QD92INA152INB122CLR14U18B74HC390N2QA132QB112QC102QD92INA152INB122CLR14V1 100Hz 5V5VVCU19A74HC0D123U20B74HC0D4565VVCU20C74HC0D9108U20D74HC0D1213115VVCU21A74HC0D123U2

19、B74HC0D456U23C74HC0D9108U24D74HC0D1213115VVC5VVC5VVCU25A74HC0D123U26B74HC0D456（六） 校正电路由 74CH51D、74HC00D 与电阻组成，校正电路有分校正和时校正两部分，电路如图六。U174HC51D8611213910112345U2A74HC00D12 3U2B74HC00D45 6U2C74HC00D910 8U2D74HC00D1213 11U3A74HC00D12 3U3B74HC00D45 65VVCCR310MohmR410MohmR210MohmR110MohmJ1Key = AJ2Key = B

20、IO1IO2IO3IO4IO5IO6RS74HC00J1J200（七） 晶体振荡电路由晶体与 2 个 30pF 电容、1 个 4060、一个 10 兆的电阻组成，芯片 3 脚输出 2Hz 的方波信号，电路如图七。数字电子技术课程设计报告 第 页10（八） 整点报时电路由 74HC30D 和蜂鸣器组成，当时间在 59:50 到 59:59 时，蜂鸣报时，电路如图八。12345611128U174HC30DIO1IO2IO3IO4IO5IO659505959 595QcQAQDQAQCQAQcQAQDQAQCQA5VVCCX14V_0.5W5VVCC六、总接线元件布局简图整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信号输入由晶振电路产生，并输入各电路。简图如图九。