1、 1. 预习实验10 线 10 进制代码转换成 8421 码 学生根据上图写下表达式：B8=B4=B2=B1=实验要求：学生自己根据逻辑图填写逻辑表达式分别用 TTL 芯片，GAL 芯片和用 VHDL 硬件描述语言编写出该电路的程序，通过 FPGA 芯片加以实现。独立完成电路调试验证输入与输出的关系B1 B2 B4 B8 BN 为 8421 码D1 D2 D3 D4 D5 D6 D7 D8 D9 DN 为十进制数要求用或非门和与非门构成的逻辑图2.四位海明校验逻辑设计数据输出校验码输出数 据 输 入 寄存器总线奇偶校验造错输入译码器纠错部分实验三、译码器及数码显示 ( GAL 型)数码管是一种
2、常用器件，当你显示十进制数时，是有很多电路供你选用，一般根据所使用的数码管是共阳极还是共阴极来选择对应芯片的。七段发光二极管（LED）数码显示器的字形与七段荧光数码管一样，外观为平面型。它的 a、b、c、d、e、f、g 段是用发光二极管显示的，并且分为共阳极和共阴极两种。共阳极是七个发光二极管的阳极接在一起，接到高电平（正电源）上，阴极接到译码器的输出端，哪个发光二极管的阴极为低电平，哪个发光二极管就亮，而阴极为高电平的发光二极管就不亮。共阴极是七个发光二极管的阴极接到一起，接到低电平处，哪个发光二极管的阳极接高电平，哪个发光二极管就亮，否则就不亮。这种数码特点是电源电压为 5V，与TTL 电
3、源一致共阳型数码管内部结构。G f VCC a bA 10 h h h e d VCC c h 共阳型数码管内部结构 共阴型数码管内部结构共阳极和共阴极两种 LED 数码管内部接线示意图见图 1。与共阳级 LED 数码相接的七段译码器的 ag 输出必须是低电平有效。例如用 SN74LS47 即可（它的输出级为集电极开路） ，接线图如图 2 所示。共阳级 LED 与 74LS47 连接图 1 2 6 7 5 9 4 8 3 7X300 5V14 15 9 10 11 12 13 3 4 5 16776 2 1 7 8Q3 Q2 Q1 Q01 2 3 4 5abch. de eefg6 7 8 9
4、 10abcdefgabcdefgG f e d c b a LT OBR IBR Vcc74LS47D C B A若用高电平有效的 SN74LS48 就不行。如果 LED 数码管是共阴极的，必须用 SN74LS48，有的 LED 数码管带小数点用 h 表示。但是当你要显示的是 16 进制信息时，就有点麻烦，就要自己动手去设计组合，当然方法还是很多的。譬如用 CPU 和 8279 能实现，用 154 芯片的非门能实现，用GAL 芯片编程做一个也行，最后不行只能与非电路进行组合了，所以关键是你有什么样的器件就采用相应办法去实现。本次实验用两种方法：用与非门等芯片自己独立进行设计。列真值表，画卡诺
5、图，给出逻辑和数码管，自己调试完成实验。用 154 芯片和与非门自己设计完成实验。以上两种实验都需在数码管的七段输入串一个 100-300 的限流电阻。实验设备：万用表数字逻辑实验仪实验器件：芯片待定。数码管若干个电阻 20 只74LS154 菜单逻辑图附后因此我们要做的工作是用与非门搭一个 16 进制译码器，16 个输入为 D0-D15 代表 0-15 的 16 进制数。7 个输出为 a，b，c，d，e，f，g，这 7 个输出对应着数码管的不同笔划。其中 7 个电阻为限流电阻，一定要加，否则可能烧坏数码管。实验内容：要求设计 16 进制译码器的逻辑图：总共需要 7 个 4 或 8 输入的与非
6、门（至于是 4 输入还是 8 输入，要根据实际情况而定） ，每个与非门的输出便是a，b，c，d，e，f，g 中的一个。如要显示“0” ，只须把 D0 接在输出为 g 的与非门的输入上即可。根据逻辑图连好译码器，并将电阻、数码管连上。通电调试，直至 0-F 都能正确显示为止。经教师检查后，拆线，收拾器材。选做验证 4-16 线译码器 74LS154 的功能，将 74LS154 的输出分别接在 D0-D5，从输入端输入 4 位 BCD 码，观察数码管的显示。另外，GAL 芯片介绍及使用举例通用数组逻辑 GAL:GAL 器件是 1985 年美国 LATTICE 公司最早生产的一种器件。现以GAL16
7、V8 为例，它的内部结构逻辑图如它的输出逻辑宏单元 OLMCGAL 特点：可测试功能。这是_工艺在工艺竞争中最大优势之一。制造厂利用非常快的速度（50ns)擦除功能可对各种器件反复编程和擦处，以直接测试包括 AC、DC 功能在内的各种特性，保证程序和功能 100%地满足用户要求。而传统的 PLD 器件在批量生产时不能测试，只有用户对其编程后才能检测这种 PLD 的功能指针。低功耗。这是采用 CMOS 工艺的一个优点。它使用户直接受益，降低了系统功耗，可靠性高，是运行系统温度低。由于芯片上有较低的节温与功耗，CMOS 低功耗就允许较高功能的集成度的电路设计，从而能进一步减少系统体积。高速度。_工
8、艺的另一个优点是具有较高的速度其速度可与除ECL 电路以外任何工艺生产的任一器件相比。可重复编程 100 次以上。可以加密，以防对逻辑的复制。具有输出逻辑宏单元（OLMC) ，可由用户编程形成所需输出。将上述这些优点集中于一个芯片里，GAL 器件将会对 TTL/74 系列所组成的逻辑电路，低密度的门阵列和所有其它可编程逻辑芯片带来威胁。GAL 芯片非常有利于降低系统造价，减少成品的体积和功耗，还具有更高的可靠性，并能大大简化系统设计。GAL 的用途：GAL 器件主要用于构造各种组合逻辑和时序逻辑，除可完成各种通用 TTL电路完成的功能外，还可以构造各种特殊功能。用 GAL 可缩短开发周期，在暂
9、时得不到通用 TTL 器件时可用 GAL 代替。由于 GAL 有加密功能，不易被他人仿做。对于初设计、试验阶段的产品，用GAL 较方便灵活，它可以快速地反复地擦除、修改。但在定型后，如电路较复杂，且要批量生产时，倒是不一定要用 GAL，可采用门阵列，它的成本更低。如生产量更大，也可采用标准单元，它的集成度高。7 段码显示驱动逻辑设计 16 进制计数器GAL 器件的种类及主要参数：GAL 器件分为普通型、通用型、异步型、FPLA 型和在线可编程型等五个系列。GAL 的主要参数器件类型 引脚数最大传输时延（ns）电源电流Icc(mA)最多可用输入数最多可用输出数数组规模GAL16V8 20 15，
10、25，35 45，90 16 8 6432GAL20V8 24 15，25，35 45，90 20 8 6440GAL16V8A 20 15，25，20，1055，90，11516 8 6432GAL20V8A 24 15，25，20，1055，90，11520 8 6440GAL16V8B 20 7，5，10 115 16 8 6432普通型GAL20V8B 24 7，5，10 115 20 8 6440GAL18V10 20 15，20 115 18 10 9636GAL22V10 24 10，15，25 130 22 10 13244通用型 GAL26CV12 28 15，20 130
11、26 12 12252异步型GAL20RA10 24 12，15，20，30100 20 10 8010FPLA型GAL6001 24 30，35 150 21 10 786432在线可编程型ispGAL16Z8 24 20，2590 16 8 6432GAL 器件的编程及使用：在对 GAL 器件进行编程时有多种编译软件可供选用，如 FM 软件，ABLE 软件，PALASM2 软件等，就这几种软件相比而言，它们各有特点。它们各自运算符号的多少决定了用户编写逻辑方程的自由度，从下面表格所示可以看出，将 F= A B 时,ABLE 可用A$B 表示，而 FM 只能将 F= A B ，写成 F =
12、A B + A B 来表示。非 与 或组合逻辑时序逻辑三态控制异或异或非锁存控制算符为分组和组合FM / * + = ： OEABLE ！ 双 D 触发器 74LS74;单稳 74LS123;计数器74LS161;延迟线或作延迟用的低频反相器;通用反相器、与门、与非门等;整形、延迟中用的电阻电容.实验提示: 附框图供参考。为便于检查,指示器用图中给定的. 产生系列波也可用计数器的选通法,但针对本实验要求,电路并不简单. 延迟方法可用单稳(但要保持原脉冲宽度一般不用),还可用延迟线、低频反相器、积分电路(但宽度要变)。 波形整形电路设计也可用单稳、延迟时间键电路加触发器”葫芦串”结构电路、微积分
13、电路等。整形和延迟方法比较多，在满足实验要求的情况下，哪种简便、经济就选哪种。本实验中，可任选一种。设计中要防止过渡中的险象，避免冒出不允许的尖脉冲，这种尖脉冲有时示波器看不到所以要分析。实验介绍：LS123 单稳用法：74LS123 单稳集成块含两个单稳多谐振荡器，如图所示：图中：a)Q 为输出端b)A、B 为输入端，A 为下跳沿触发，B 为上跳沿触发c)CLR 为清零端d)R/C 为外接电阻电容端，C 为外接电容端，此两端接电容，R/C 端还要接电阻到+5V ，用来调整输出脉宽。接法如下：5 分频 4 分频或 2 个 2 分频三周期T1T3脉宽：C1000pf 为(0.451)RKCPfn
14、s C1000pf 为 0.45RKcpfs手册上有图表可查A 74LS123 调整脉宽方法有两种:(一)、是在 R、C 固定时，用周期0.22C 的连续脉冲在输入端触发，可将输出脉冲加宽到需要的宽度。用加清除脉冲可使输出脉冲变窄。（二） 、是调整接上的电阻电容之大小，一般使用这种方法。B 74LS123 作延迟整形电路的方法：用两个单稳多谐振荡器，可以组成延迟整形电路，被整形的脉冲从第一个输入，然后由输出的后沿触发第二个，第二个的输出即为延迟整形的脉冲，延迟时间取决于 R1、C1,宽度取决于 R2、C2 。下面是将脉宽为 2us 正脉冲 CP，延迟整形得到一个正脉冲 CP1，使 CP 含 C
15、P1，且前后沿均差 0.5 微秒的具体电路：典型整形电路设原 CP 宽为 X，整形后 CP1 宽为 X1其中（d） 、 （e）一般是将 CP 整形成一个窄脉冲，由延迟器件形成一个时间链，根据需要从时间链上引出脉冲去置“0” 、置“1”触发器，形成满足各种需要的脉冲。实验调试本次实验在逻辑上基本是串形的，所以可完成一部分调一部分。先调五分频，接着调四分频或两个二分频、然后调三个周期、最后调六个系列波。先用单拍脉冲作脉冲源，看指示灯或万用表测电位，来查各部分逻辑是否正确。注意在第 N 态错，要查 N-1 态。接上主频 M，用示波器看波形。用双线经 B 线拉出，探头上的地线接好，B 线接宽脉冲，A 线接另一个一般示波器。已接好就不要乱动，若测出差别较大，在非逻辑问题时，一般是示波器问题或未校正好。
