1、第 2 章 可编程器件的设计与开发CPLD/FPGA器件的设计一般可以分为四个步骤：1. 设计输入2. 设计实现3. 设计校验4. 下载编程一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程可编程逻辑器件的设计流程一、可编程逻辑器件的设计过程1设计输入设计输入就是将设计者所设计的电路以开发软件要求的某种形式表达出来，并输入到相应的软件中。设计输入方式主要包括：u原理图输入方式u硬件描述语言输入方式u高级设计输入方式u波形设计输入方式u层次设计输入方式u底层设计输入方式其中最常用的是原理图输入方式和硬件描述语言输入方式两种。一、可编程逻辑器件的设计过程2设计实现 设计实现主要由 EDA开发
2、工具依据设计输入文件自动生成用于器件编程、波形仿真及延时分析等所需的数据文件。EDA开发工具进行设计实现时主要完成以下四个相关任务：u优化和合并u映射u布局和布线u生成编程文件一、可编程逻辑器件的设计过程（ 1）优化和合并优化 是指逻辑化简，把逻辑描述转变为最适合在器件中实现的形式；合并 是将模块化设计产生的多个文件合并为一个网表文件，并使层次设计平面化。（ 2）映射映射 是把设计分为多个适合器件内部逻辑资源实现的逻辑小块的形式。一、可编程逻辑器件的设计过程（ 3）布局和布线布局是将已分割的逻辑小块放到器件内部逻辑资源的具体位置，并使它们易于连线，且连线最少；布线是利用器件的布线资源完成各功能
3、块之间和反馈信号的连接。（ 4）生成编程文件设计实现的最后一步是产生可供器件编程使用的数据文件 。对 CPLD器件而言，产生熔丝图文件即 JEDEC文件；对 FPGA器件，则产生位流数据文件 Bitstream。一、可编程逻辑器件的设计过程3设计校验设计校验包括 仿真 和 定时分析 两部分，这一步通过仿真器和时延分析器来完成，利用编译器产生的数据文件自动完成逻辑功能仿真和延时特性仿真。在仿真文件中加载不同的激励，可以观察中间结果以及输出波形。必要时，可以返回设计输入阶段，修改设计输入，最终达到设计要求。这一部分的最大功能是便于用户查看自己的设计思想是否得到实现。我们可以在设计的过程中对整个系统
4、乃至各个模块进行仿真，即在计算机上用软件验证连接功能是否正确，各部分的时序配合是否准确。可以认为仿真是 EDA的精髓。一、可编程逻辑器件的设计过程4下载编程下载编程是将设计阶段生成的 JEDEC文件或位流文件装入到可编程器件中。器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。(1) 不能进行在系统编程 (ISP)的 CPLD器件和不能在线可重配置 (ICR)的 FPGA器件，需要编程专用设备 (编程器 )完成器件编程。一、可编程逻辑器件的设计过程(2) 使用查找表 (LUT)技术和基于 SRAM的 FPGA器件(如 Altera的 FLEX、 ACEX、 APEX， Xilinx的 Spartn、Vertex)下载的编程数据将存入 SRAM，而 SRAM掉电后所存数据将丢失，为此需将 编程数据固化入 EEPROM内。器件上电时，由器件本身或微处理器控制 EEPROM将数据 “ 配置 ” 入 FPGA器件。FPGA调试期间，由于编程数据改动频繁，没有必要每次改动都将编程数据下载到 EEPROM，此时可用下载电缆将编程数据直接下载到 FPGA内查看运行结果，这种过程称为 在线重配置 ICR。注意： EEPROM本身是普通的 PLD器件，编程数据下载到 EEPROM时需要用到编程器。
