1、 课 设 报 告题目 八路抢答器 课程名称 学 院 专 业 姓 名 学 号 完成时间 大学课程设计报告目 录摘要 .第 1 章 绪论 .11.1 项目研究背景及意义 .11.2 八路抢答器简介 .1第 2 章 总体设计方案及论证 .22.1 总体方案设计 .22.2 八路抢答器的主要用途 .2第 3 章 硬件实现及单元电路设计 .33.1 抢答模块 .33.1.1 控制芯片的选择 .33.2 计 数 模 块 .53.3.1 计数模块基本工作原理 .5第 4 章 总结 .10参考文献 .11附 录 .11附件 1：原理图 .11附件 2：程序 .11附件 3：元件清单 .12摘要该抢答器具有抢答
2、功能和计时功能。主持人持有置数与开始两个开关，按下置数开关后进行置数，按下开始开关后抢答器将进行倒计时，时间内有人抢答实现锁存并显示抢答者编号。关键词：八路抢答器；STC74ls373；555 计时器 大学课程设计报告1第 1 章 绪论1.1 项目研究背景及意义就现阶段而言，各种比赛层出不穷，类似于知识竞赛，娱乐竞赛中不能缺少的就是抢答器。抢答器能公平，公正，直观的判断并显示出抢答者的座位，既能考验选手的反应时间，反应速度，又能更好的增强团队意识，使选手体验到一种压力感。而设计八路抢答器也是对我们学习模电数电的知识的应用，在设计过程中能体验各个芯片的应用，达到学有所用。1.2 八路抢答器简介八
3、路抢答器，顾名思义，就是有八个输入端口，在八组代表进行抢答时，当有一组抢先按下抢答按钮时，抢答器能准确判断出抢答者，并以数字提示。主持人持有两个控制开关，用来控制抢答器的清零置数和抢答的开始。抢答器具有抢答模块和计数模块，抢答模块应具有互锁功能和显示功能，当其中一组抢答成功后能进行锁存，阻止其他组抢答，同时在数码管上显示抢答成功一组的编号。计数模块应具有计数功能与显示功能，在 555 计时器提供脉冲信号的情况下倒计时并且在数码管上显示出来。抢答应具有一个总开关，可以同时控制抢答模块和计数模块的计数与清零。大学课程设计报告2第 2 章 总体设计方案及论证2.1 总体方案设计小四,宋体,行距 1.
4、5 倍系统总体的设计方框图如图 2.1 所示。本方案是将抢答按钮与锁存器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和译码显示电路，最后显示的是抢答选手的编号，同时，编码器与定时电路相连，选手抢答时同时实现编号显示与计数模块置数。主持人控制开关和其他部分电路实现对抢答电路、定时电路的控制。图 2.1 系统方框图 2.2 八路抢答器的主要功能(1) 设计八路抢答器，可同时供 8 名选手参赛，他们的标号分别是0，1，2，3，4，5,6,7，各持有一个抢答按钮。(2) 主持人持有两个控制开关，用来控制抢答器的清零置数和抢答的开始。(3) 抢答器具有锁存和显示功能。主持人控制抢答开始
5、后，当有选手按动抢答按钮，锁存器立刻被锁定，并在数码管上显示出选手的标号，同时计数器接受信号重新置数。锁存直到主持人按下抢答的下一回合的开始开关。抢答按钮八 D锁存器优先编码器译码器数码管脉冲信号控制开关 定时电路译码器数码管大学课程设计报告3第 3 章 硬件实现及单元电路设计3.1 抢答模块该电路具有锁存功能与显示功能，由按钮开关，8d 锁存器 74ls373，优先编码器 74ls148，7 段译码器 74ls247，七段数码显示器管组成。抢答信号经74ls373 锁存器，到 74ls148 优先编码器转换为 2 进制信号，经译码器译码在数码管上显示，同时信号经过优先编码器时经输出 GS 到
6、锁存器完成锁存。3.1.1 控制芯片的选择首先介绍主要芯片的逻辑功能，74ls373 是常见的 8D 锁存器，引脚，功能真值表如下从真值表可以看到 74ls373 的功能，当 =0，LE=1 时，74LS373 输出随OE输入一起改变，当 =0，LE=0 时，74LS373 将进行锁存。 OE大学课程设计报告474LS148 是的常见的 8 线-3 线优先编码器，即有八个输入端，三个输出端，功能是从 8 个输入端口的输入信号转换成 2 进制信号，进而判断抢答选手的编号。它的引脚图，功能真值表如下七段显示译码器 74ls247 输出低电平有效，用以驱动共阳极数码管显示器。其引脚如图大学课程设计报
7、告5BI/RBO 为 74LS247 的消隐输入及脉冲消隐输出，由真值表可知其低电平有效。当 BI 为高电平开路时，/L T 的低电平可使 ag 为低电平。3.2 计数模块 计数模块由 555 定时器，两片十进制计数器 74LS192，两片显示译码器74LS48，两片数码显示管组成。由 555 定时器产生秒脉冲信号，给个位上的可逆计数器 74ls192 一个进位信号，并经译码器并在数码管上显示，当这片计数到 0 时提供一个进位信号，使十位上的计数器开始计数，并经译码器并在数码管上显示。 PS：该芯片在 protuse8.0 仿真上的引脚与实物具有一定的差别 3.2.1 控制芯片基本工作原理74LS192 是具有置数和清零功能的同步十进制减计数器，其引脚图，逻辑符号和功能真值表分别如下大学课程设计报告6MR 为置零端，高电平有效； 为预置端，低电平有效；CPu 为加计数端，PLCPd 为减计数端，P0、P1、P2、P3 为输入端，Q0、Q1、Q2、Q3 为输出端。7 段显示译码器 74LS48 是一种常见的译码器,其输出高电平有效，引脚和功能真值表如下。大学课程设计报告71，7 段译码功能（此时 LT=1，RBI=1）2，消隐功能（BI=0）3，灯测试功能（LT = 0）4，动态灭零功能（LT=1，RBI=1）NE555 计时器引脚与功能表
