1、A1 包、集成电路设计软件（一）一、供应商资格要求1、符合中华人民共和国政府采购法第二十二条的规定。2、供应商的资质要求：无二、技术要求编号货物（软件、服务）名称 招标要求的技术指标数量1逻辑综合器软件升级1、支持将多种硬件描述语言（VHDL 、Verilog、SystemVerilog 等）的高级设计描述转换成优化的门级设计 2、可使用图形界面和命令行方式进行操作和调试 3、支持同时优化时序、测试、功耗和面积,同时支持分布式多核优化技术4、支持快速的数据通路优化技术(DCU)，支持数据通路设计的相对位置布局优化技术 5、采用虚拟布局和布线技术，快速达到时序收敛 (DC-G) 6、支持 IEE
2、E1801 所定义的功耗设计国际规范 7、提供一年软件升级及技术支持服务。1 2 VHDL 编译器软件升级1、具备针对 VHDL 高级硬件描述语言进行编译的能力 2、提供一年软件升级及技术支持服务。1 3硬件描述语言仿真器软件升级1、能够提供 VHDL/ Verilog HDL 混合语言仿真、SystemVerilog 等设计验证语言及 VMM/UVM/OVM 验证方法学支持 2、提供可视化的交互式调试方法，提供形式化逻辑电路验证方法3、支持对于设计/验证语言（包括方法学/约束/约束等）进行单步/断点调试 4、可提供智能 RTL 验证解决方案，内置复杂的断言（native assertion）
3、描述、自动测试平台生成技术、以及代码和断言覆盖引擎，支持验证计划 5、 支持复杂数据通道设计的形式比对 6、提供一年软件升级及技术支持服务。1 4设计库软件升级1、包括适用于设计和验证工作的主要知识产权组件，含高速数据通路部件、 AMBA 片内总线、（8051，6811）存储器组合（存储器控制器、存储器 BIST、存储器构建组块） 、标准总线和 I/O 的验证 IP、1 常用 Star IP 模型的设计视图、板卡验证 IP（10000 种）和 ASIC 芯片设计者使用的 Foundry 设计库 2、提供单一使用授权许可即可使用设计库内全部组件 3、提供一年软件升级及技术支持服务。5 图形化界面
4、软件升级1、可以为逻辑综合器提供图形化操作界面 2、提供一年软件升级及技术支持服务。1 6静态时序分析器软件升级1、能进行延时计算、静态时序分析和签收2、能使用图形界面和命令行方式进行操作，支持检测设计的约束条件，包括在各种负载、温度和电源电压情况下的时序和功耗约束等，支持信号串扰分析以及噪音分析3、支持分布式多模多角（Multi-corner Multi-mode）分析能力，能够生成完整统一的报告 4、支持 IEEE1801 所定义的功耗设计国际规范，提供泄漏电流的优化的脚本反馈给物理优化工具 5、支持与逻辑综合工具的连接，使用相同的工艺库、数据库、软件环境和命令 6、支持亿门级别全芯片门级
5、静态时序分析和时序 7、提供一年软件升级及技术支持服务。1 7功耗分析器软件升级1、具备对千万门级的电路的分析能力，支持门控时钟电路有效性分析功能 2、与 SPICE 相比，门级性能的估算误差为 510 3、提供基于事件的峰值功耗验证分辨率达 100ps 的分析能力 4、提供一年软件升级及技术支持服务。1 8波形分析器软件升级1、支持多种波形格式（超过 40 余种） ，实时波形显示和64bit 文件系统 2、支持频谱分析、史密斯园图、极坐标图等分析功能 3、支持交互式眼图、柱状图、二维/三维等扫描分析,内嵌 ADC、DAC 、PLL、DSP、Memory 等设计的专业测试工具包 4、提供一年软
6、件升级及技术支持服务。1 9高精度电路仿真器软件升级1、支持主流的业界标准和知识产权仿真模型 2、支持多种互联和信号完整性分析3、支持大量单元特性的功能 4、提供对电路优化、对设计进行测定分析的功能 5、提供一年软件升级及技术支持服务。1 10数字设计自动化侦错系统软件升级1.为集成电路仿真验证，提供通用调试侦错平台，完成代码查看分析与调试，电路原理图分析与调试，状态机分析和调试，波形查看与对比等功能。2.能够搭载全部主流 RTL 仿真器，提供开放平台接口支持第三方工具和验证流程。3. 单步快速回追功能，自动快速单步回溯数据通路，支持不定态逻辑的快速追踪。4.支持混合信号验证，支持 SPICE
7、 网表，支持验证 IP 的读入，支持 RTL 和 C 代码的协同调试。5. 提供三年免费软件使用授权和三年软件升级及技术支持服务。5注：以上加“_”部分为条款内容，如不满足，按无效投标处理。三、服务要求质保期内提供技术咨询，5*8 小时在线服务。四、投标保证金1、投标保证金数额：人民币伍万伍仟柒佰圆整(￥55700.00)。2、投标保证金交纳采用下列形式之一：银行本票、银行汇票、担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单位：山东省省级机关政府采购中心开户银行：建行济南市高新
8、支行黄金时代分理处银行帐号：37001618819059099999大额联行号：105451001046A2 包、集成电路设计软件（二）一、供应商资格要求1、符合中华人民共和国政府采购法第二十二条的规定。2、供应商的资质要求：无二、技术要求编号 货物（软件、 服务）名称 招标要求的技术指标 数量1数字设计自动化侦错系统软件升级1.为集成电路仿真验证，提供通用调试侦错平台，完成代码查看分析与调试，电路原理图分析与调试，状态机分析和调试，波形查看与对比等功能。2.能够搭载全部主流 RTL 仿真器，提供开放平台接口支持第三方工具和验证流程。3. 单步快速回追功能，自动快速单步回溯数据通路，支持不定态
9、逻辑的快速追踪。4.支持混合信号验证，支持 SPICE 网表，支持验证 IP的读入，支持 RTL 和 C 代码的协同调试。5. 提供三年免费软件使用授权和三年软件升级及技术支持服务。10注：以上加“_”部分为条款内容，如不满足，按无效投标处理。三、服务要求质保期内提供技术咨询，5*8 小时在线服务。四、投标保证金1、投标保证金数额：人民币肆万柒仟叁佰圆整(￥47300.00)。2、投标保证金交纳采用下列形式之一：银行本票、银行汇票、担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单
10、位：山东省省级机关政府采购中心开户银行：建行济南市高新支行黄金时代分理处银行帐号：37001618819059099999大额联行号：105451001046A3 包、集成电路设计软件（三）一、供应商资格要求1、符合中华人民共和国政府采购法第二十二条的规定。2、供应商的资质要求：无二、技术要求编号货物（软件、服务）名称 招标要求的技术指标数量1模拟电路图编辑器接口软件升级1、提供紧密的 Verilog 硬件描述语言接口2、通过与 Virtuoso 原理图输入工具的配合，实现混合语言和图形化的设计输入 3、提供在 Virtuoso 图形环境内调用数字仿真器对数字电路仿真4、升级维保期为一年。12
11、数字电路仿真软件升级1、支持 UVM 方法学,低功耗仿真,混合语言仿真 2、增加对断言，SystemVerilog，e 等验证语言的支持3、可对整个验证过程进行管理，分析覆盖率 4、仿真速度更快 5、内建约束解释器支持约束随机激励产生，实现测试平台自动化6、支持图形用户界面 GUI 和命令行界面；支持追踪驱动、波形比较、电路原理图视图、路径原理图7、支持基于本征断言（native assertion）描述，自动测试平台生成技术（Testbench），代码和断言覆盖引擎，确保智能化验证的实现8、升级维保期为一年。13数模混合电路版图实现软件升级1、可在 Virtuoso 设计环境中完成 50K
12、规模以下的数字电路从 RTL 描述到 GDSII 制造数据产生的完整设计流程 2、适合大模拟/小数字混合信号电路的设计 3、包含数字电路综合，自动化布局布线等功能4、升级维保期为一年。14模拟电路仿真软件升级1、提供快速和精确的 SPICE 级别的模拟仿真工具2、实现晶体管电路的直流，交流和瞬态的仿真。3、加强了与模拟设计环境的集成，可方便地完成初始设置，仿真交互和分析结果后处理4、加强了与模拟设计环境的集成，可方便地完成初始设置，仿真交互和分析结果后处理5、升级维保期为一年。15射频电路仿真软件升级1、在普通模拟仿真工具的基础上，提供射频电路设计功能2、可提供快速的频域谐波平衡分析3、可提供
13、准确的时域强烈非线性电路的分析。4、支持 Newton-shooting 及 harmonical balance 算法5、升级维保期为一年。16物理验证设计规则检查软件升级1、可检验版图是否违反 DRC 规则2、针对纳米设计所出现的特殊的物理效应，保证所绘制版图能够被完整而正确地加工制造 3、产生检查结果报告后支持通过文本方式查看结果，调用图形化的 DEBUG 界面来进行错误的调试4、升级维保期为一年。17物理验证等效性验证软件升级1、 可检验版图对 LVS 规则的违反，以保证版图和原理图的等效性，保证所绘制的版图是原理图正确的延伸, 确保版图的拓扑结构的正确性 2、 产生检查结果报告后支持
14、通过文本方式查看结果，或调用图形化的 DEBUG 界面来进行错误的调试, 点击具体的错误，自动在版图或电路图上定位此错误3、升级维保期为一年。18模拟电路原理图软件升级1、提供原理图编辑输入功能2、支持所有厂商提供的器件类型和结构3、能在完全图形化的界面下完成交互式设计输入 4、支持多种数据格式的抽取和导入，包括cdl， EDIF，verilog 等15、提供快捷图标及快捷键操作，并提供客户自定义快捷图标及快捷键6、升级维保期为一年。9模拟电路仿真环境软件升级1、提供电路设计流程中的模拟设计和仿真的环境2、为业界对定制数字电路、模拟电路和射频电路设计事实上的标准仿真环境 3、为仿真类型设置和仿
15、真波形显示提供便捷的交互环境 4、提供仿真结果的后期处理及反标结果至电路图的功能5、升级维保期为一年。110模拟电路版图设计软件升级1、提供层次化的，多输入窗口的交互式的物理版图设计环境 2、可利用参数化单元灵活地进行版图设计3、支持 SKILL 编程语言 4、支持多种格式的 gds 提取和导入。并支持 OA 数据格式直接交换，可以与业内主流数字设计平台进行无缝链接5、升级维保期为一年。111模拟电路高级版图设计软件升级1、可扩充交互式的物理版图布局/布线的功能 2、采用约束条件，设计规则及原理图连接关系驱动的物理实现方法，在器件、单元与模块级加快定制数字、混合信号与模拟设计的物理布局/布线设
16、计 3、可交互式从原理图拣选指定器件生成版图或者全自动化从电路图直接生成所有器件的版图4、提供 DRC 设计规则驱动的实时通知，实时强制，编辑后工艺规则检查5、升级维保期为一年。112集成电路参数提取软件升级1、该软件是一个瞄准纳米设计的精确三维寄生参数提取工具 2、可在门级和晶体管级电路提取精确的寄生电阻、电容等无源寄生器件的参数 3、支持 45nm 以下的工艺所出现的特殊效应，针对 DFM 流程的寄生参数的提取，针对 CMP 和 Litho 对物理设计的影响提供整体的解决方案 4、升级维保期为一年。113数字电路物理实现工具升级1、提供完整布局布线实现 2、支持 Nano 绕线引擎 3、支
17、持 Gigaopt 优化引擎，4、支持 signoff 级别时序分析和信号完整性分析 5、使用全新 GigaPlace 由此确保最优的数据流摆放、最优的线长、利用率6、动态和静态功耗优化贯穿整个流程，确保最优能效比7、升级维保期为一年。114数字电路低功耗软件升级1、支持非层次化和层次化低功耗描述语言 2、支持多阈值电压，门控时钟，多电压域，电源关断等低功耗技术 3、支持电源关断技术中状态寄存器保持，多寄存器，动态电压频率变换等高级低功耗技术 4、支持模块低功耗模型 5、支持 CPF、IEEE1801 以及 UPF，业绩最完备的低功耗方案6、支持复杂电源域结构，例如嵌套，分离结构7、升级维保期
18、为一年。115功耗和电源完整性分析软件1、支持静态、动态、由向量驱动和无向量在内的全面分析2、支持完整的通用功耗格式(CPF)3、支持在优化和签收过程的布局规划中保持一致的集成功耗和 IR 压降分析4、支持具有完整 RTL 和门级 VCD 与 SAIF 早期功耗估计15、支持高效的多模式分析，面向具有多个操作模式的设计6、支持多 CPU，结合相关组件后，具有线程式和分布式处理7、支持 IR 压降诱导延迟变量的精确功耗分析8、支持全面的时钟抖动解决方案9、支持全面的层级式全芯片分析，使用模拟、混合信号、定制数字或全数字模块电路布线视图，面向全芯片 IR 压降分析10、支持通过完全由 GUI 驱动
19、的流程、交互式 Tcl 命令界面、全局功耗调试、集成波形和物理查看器提高生产率11、支持进行电容自动去耦的分析和优化，包括 cell 交换，cell 去除和工程修改(ECO) 物理实现流程12、支持电源门控进行多种分析和优化，包括稳定状态，功率上升，以及工程修改（ECO）物理实现流程13、具备与常用加速并行模拟器（APS）协同仿真，可以有效分析芯片上 LDO 电压调节对 IR drop 和 EM 影响14、支持早期轨道分析能力，可把电网设计提到物理实现的早期阶段15、支持在硬件加速器技术推动下, 能结合真实世界的power 仿真向量，获取准确的 IC 电源完整性分析16、支持通过芯片封装、PC
20、B 协同仿真和分析，具备与芯片封装技术相结合17、提供永久授权（99 年）及一年软件升级及技术支持服务。注：以上加“_”部分为条款内容，如不满足，按无效投标处理。三、服务要求质保期内提供技术咨询，5*8 小时在线服务。四、投标保证金1、投标保证金数额：人民币壹拾万伍仟肆佰圆整(￥105400.00)。2、投标保证金交纳采用下列形式之一：银行本票、银行汇票、担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单位：山东省省级机关政府采购中心开户银行：建行济南市高新支行黄金时代分理处银行帐
21、号：37001618819059099999大额联行号：105451001046A4 包、集成电路设计软件（四）一、供应商资格要求1、符合中华人民共和国政府采购法第二十二条的规定。2、供应商的资质要求：无二、技术要求编号货物（软件、服务）名称 招标要求的技术指标数量1芯片接口环境升级1、提供直接的图形化接口环境2、符合业内认可的工业标准，并被 Foundry 认可作为内部验证标准 3、升级维保期为一年。1 2芯片 RVE 环境升级1、同主流的版图环境实现自动整合 2、DRC/LVS/PEX/PERC 的结果可以反标回版图数据库中 3、符合业内认可的工业标准，并被 Foundry 认可作为内部验
22、证标准 4、升级维保期为一年。1 3GDS 版图快速读取工具升级1、支持快速读取 GDSII 格式版图文件，并能直接进行修改 2、可装载和观察数据量巨大的 GDSII 版图数据 3、高级的编辑能力支持 GDSII 格式的快速修改和处理，并和其他的物理验证工具紧密连接 4、支持层次化版图与版图对比5、符合业内认可的工业标准，并被 Foundry 认可作为内部验证标准 6、升级维保期为一年。1 4芯片设计规则检查工具升级1、支持 model drc 检查 2、支持天线效应检查3、支持检查金属密度填充，以满足可制造性设计需求 4、支持特定区域局部检查：区域针对性的进行 DRC 检查，可以提高改错、重
23、新验证的效率；也可只进行某些子单元或屏蔽某些子单元及区域的检查 5、支持通过简单的规则行就可以最佳地识别出过孔线端包络浮动规则 6、支持错误信息以统计形式根据层次化的情况报告，有效地加速设计修正过程 7、支持规则分组：在规则文件中通常会对相应的检查分组，可以任意指定需要检查的规则或组，忽略不必要的检查 8、支持 16nm 及以下先进工艺节点物理验证9、支持 TVF 验证格式1 10、支持 TSMC 的 iDRC 格式验证11、符合业内认可的工业标准，并被 Foundry 认可作为内部验证标准 12、升级维保期为一年。5层次化芯片设计规则检查工具升级1、支持层次化的检查：可以提高效率，可以避免错
24、误的重复输出 2、采用层次化技术3、支持多 CPU 加速技术4、升级 hyperscaling 算法，提高层次化验证速度5、符合业内认可的工业标准，并被 Foundry 认可作为内部验证标准 6、升级维保期为一年。1 6层次化芯片电路图与版图对比工具升级1、支持层次化的验证方法，可以将错误直接定位在子单元中，缩小错误的范围 2、升级 hyperscaling 算法，提高层次化验证速度3、支持多 CPU 加速技术4、符合业内认可的工业标准，并被 Foundry 认可作为内部验证标准 5、升级维保期为一年。1 7芯片电路图与版图对比工具升级1、可实现分步骤的验证：从 GDS 中得到版图的网表，进行
25、版图网表和源网表的比较 2、能够完成 LVS 功能，能够实现原理图同原理图，版图同版图之间的特殊比较 3、具备执行 IP 的检查，屏蔽 IP 内部的比较，只检查 IP 各个端口连接的正确性，确保 IP 的正确应用 4、支持短路检查，可精确定位于节点和路径，检查电源和地之间的短路问题 5、支持使用标准和自定义的器件提取指令，实现数字，模拟以及 RF 设计中 3，4 或者 N 端口的器件地提取6、支持自动门识别，标准器件减少，以及其它选项简化规则的编写；用户定义的器件减少算法可提供最佳的用户控制7、支持通过 Verilog 至 SPICE 的转换工具，实现简单快捷的输入网表格式转换 8、符合业内认
26、可的工业标准，并被 Foundry 认可作为内部验证标准 9、升级维保期为一年。1 8 寄生参数规则生成工具升级1、支持寄生参数规则的生成 2、支持先进工艺节点寄生参数规则生成1 3、符合业内认可的工业标准，并被 Foundry 认可作为内部验证标准 4、升级维保期为一年。9寄生参数提取工具升级1、可支持层次化全芯片的参数提取2、支持与 LVS 共享层次化数据结构3、支持进行晶体管级、门级、层次化及数模混合的抽取，可进行 R、C 、R+C 或 R+C+CC 的抽取4、支持生成多种格式的输出，如SPICE、DSPF 、SPEF、CalibreView 等5、支持对先进的工艺进行精确的建模，进行
27、3D 抽取6、支持同 Layout 工具紧密地集成在一起，可以直接用图形化的界面在 layout 中进行寄生参数的抽取7、支持从现有工艺条件自动生成寄生参数提取规则数据 8、兼容新版及旧版寄生参数提取命令9、符合业内认可的工业标准，并被 Foundry 认可作为内部验证标准 10、升级维保期为一年。1 注：以上加“_”部分为条款内容，如不满足，按无效投标处理。三、服务要求质保期内提供技术咨询，5*8 小时在线服务。四、投标保证金1、投标保证金数额：人民币壹万捌仟玖佰圆整(￥18900.00)。2、投标保证金交纳采用下列形式之一：银行本票、银行汇票、担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单位：山东省省级机关政府采购中心开户银行：建行济南市高新支行黄金时代分理处银行帐号：37001618819059099999大额联行号：105451001046A5 包、工业虚拟仿真设计软件
