1、第 1 页 共 16 页复习题一、填空题1. (48)10 =( ) =( )16 =( )8421BCD =( )余三码 2. 2015 个 1 异或的结果为 。3. 三态门的输出是 1 态、 和 。4. 一个 8线-3 线编码器，当输入 时，输出代码是 011234567Y。5. 若将一个异或门（输入为 A、B）当作反相器来使用，则输入 A、B 端 。6. 逻辑函数式 ，其反函数 。)(CDYY7. 555 定时器可以组成 、 、 。8. 用 5 级触发器组成 20 进制计数器，其无效状态个数为 。9. 一个四位二进制减法计数器，其状态初始值为 1010，经过 100 个时钟周期以后，该计
2、数器的状态值为 。10. 如(110011) 2为有符号数，则其反码为 ，补码为 11 （ 1A） 16 =( ) =( )8=( )10=( )8424BCD12 个 201 同或的结果为 。13. 三态门的输出可以并联使用，实现 功能 14.一个 8线-3 线优先编码器，输入高电平有效，Y 7最优先，当Y0Y1Y2Y3Y4Y5Y6Y7=01101110时，输出代码是 。15.四个逻辑变量共有 个逻辑相邻项16 5 个触发器构成环形计数器，共有 个有效状态。17 4个逻辑变量；一共构成 个最小项。18.用 5 级触发器组成扭环形计数器，其无效状态个数为 个 。19. 一个四位二进制加法计数器
3、，其状态初始值为 1010，经过 100 个时钟周期以后，该计数器的状态值为 。20. 如(1100100) 2为有符号数，则其反码为 ，补码为 。二、判断题1若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （ ）2三态门的三种状态分别为：高电平、低电平、不高不低的电压。 （ ）3. 时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（ ）4.编码与译码是互逆的过程。 （ ）5.同步时序电路具有统一的时钟 CLK控制。 （ ）第 2 页 共 16 页6.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。 （ ）7.D 触发器的特
4、性方程为 Q*=D，与 Q 无关，所以它没有记忆功能。 （ ）8.用数据选择器可实现时序逻辑电路。 （ ）9.16 位输入的二进制编码器，其输出端有 4 位。 （ ）10.时序电路不含有记忆功能的器件。 （ ）三、分析设计题1.用公式法化简式子 DEABCBACDBEY )( 2.利用 3 线-8 线译码器 74HC138 和门电路产生如下函数。BCAY213.若主从 SR 触发器的 CLK、S 、R 的电压波形如图中所示，试画出输出信号的波形，假定触发器的初始状态为 Q=0。4.利用时序逻辑电路分析方法分析下图所示时序逻辑电路的逻辑功能，判断能否自启动。第 3 页 共 16 页5.分析右下图
5、所示计数器电路，说明这是多少进制的计数器；两片之间是多少进制；利用此方法实现 75 进制的计数器，画出对应的电路图（，芯片已给出） ，其中计数器74160 的功能表如下所示见左下图所示。、分析与设计6、如图 1，组合逻辑电路（1）写出 Y1、Y2 的逻辑表达式（2）列出真值表（3）分析逻辑功能图 17. 用与非门设计一个 3变量的多数表决电路，当输入变量 A、B、C 有 2个或 2个以上为 1时输出为1，输入为其它状态时输出为 0。要求：（1） 、列出真值表；（2） 、写出输出逻辑函数式；（3）用74LS138和与非门实现画出电路图；（4）用 74LS153实现。画出电路图：74LS138 和
6、 74LS153符号图如图 2（图 2第 4 页 共 16 页图 48、图 4 所示是用维持阻塞结构 D 触发器组成的脉冲分频电路。试画出在 6 个 CLK 脉冲（自己画脉冲）作用下输出端 Y 对应的电压波形。设触发器的初始状态 Q=0（8 分）9、74LS161 为四位同步二进制计数器，其功能如下表 1 所示 （15 分）表 1CP DRDLEP ET 工作状态X 0 X X X 置 01 0 X X 预置数X 1 1 0 1 保持X 1 1 X 0 保持（但 C=0）1 1 1 1 计数（1） 分析下图 5 所示电路，说明它是多少几进制计数器？简述理由（2） 如要改为 100 进制计数器，
7、如何改动电路，画出电路图。图 510.如图 10，组合逻辑电路：（1）写出 Y1、Y2 的逻辑表达式（2）列出真值表（3）分析逻辑功能第 5 页 共 16 页图 1 1 图 211、分析如图 11所示电路的逻辑功能，分别 1）写出电路的驱动方程，2)状态方程和输出方程，3)写出电路状态转换表，4)说明电路功能3、74LS161 为四位同步二进制计数器，其功能如下表 1 所示 表 1CP DRDLEP ET 工作状态X 0 X X X 置 01 0 X X 预置数X 1 1 0 1 保持X 1 1 X 0 保持（但C=0）1 1 1 1 计数（3） 分析下图 12 所示电路，说明 A=1 和 A
8、=0 时 ,它是分别几进制计数器？简述理由（4） 如要改为 A=1 时构成 5 进制，A=0 时构成 9 进制计数器，如何改动电路，画出电路图。图 12 图 13 4.(10 分)如图 13.用八选一数据选择器 74LS151S 实现逻辑函数。Y=ACD+ABCD+BC5. 如图 14 .画出 Q 端的波形图。设初始状态 Q 为 0 。第 6 页 共 16 页图 14一、填空题1. (36)10=( )2=( )162 数字电路分成两大类，一类是 ，另一类是 3 当逻辑函数有 n个变量时，共有 个变量取值组合。4 （1A） 16=( )8421BCD 5逻辑函数式 F（A ，B，C ，D）=
9、，它的最简与或式等于 )14,209,851,(m6. N 个触发器组成的计数器最多可以组成 进制的计数器。7 A+A= 8. .A+1= 二选择题1、测得某门电路输入 A、B 和输出 Y的波形如下图所示，则 Y的表达式是( )。A、 BB、 C、 YD、2、2k8 位的 RAM需要的地址线数（ ） 。A、 10条 B、 11条 C、 12条 D、 13条3、随机存储器具有( )。A、只有写功能 B、只有读功能C、无读写功能 D、既有读功能，又有写功能第 7 页 共 16 页4、如图所示电路的功能/名称是（ ）8 4762355 5 51cVR1CR2voA、施密特触发器 B、单稳态触发器 C
10、、触发器 D、多谐振荡器5、一个 4 位二进制加法计数器，由 0000 状态开始，经过 100个输入脉冲后，此计数器的状态为( )A 0100 B、0 011 C、0 001 D、0 1116、与图 1所示波形相对应的真值表是( )。 三1写出如图 2所示电路 Y的逻辑表达式。 图 2 2.已知逻辑函数 Y 的波形如图 3 所示，试求 Y 的真值表和逻辑函数式。第 8 页 共 16 页图 33分析图 4 时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，分析逻辑功能.图 4 4、 。用 74LS138 和与非门实现一个全加器。 图 5已知 74LS138 图形符
11、号如图 5 所示。5、分析图 6给出的电路，说明这是多少进制的计数器，请说明理由。74160 的功能表见表 1。C L KE T7 4 1 6 0 ( 1 )D0D1D2D3Q0Q3RDCQ2Q1E PL DC L KY进位输出计数输入C L KE T7 4 1 6 0 ( 2 )D0D1D2D3Q0Q3RDCQ2Q1E PL D&1图 6表 1 74160 功能表CLK RD LD EP ET 工作状态X 0 X X X 置 01 0 X X 预置数X 1 1 0 1 保持X 1 1 X 0 保持（但C=0）1 1 1 1 计数一填空题第 9 页 共 16 页1、与(10000111) 84
12、21BCD等值的二进制数是 。2、下图所示电路中，若输入时钟脉冲 CP 的频率为 40kHz ，则输出 Z 的频率为 。3、函数 的反函数 _，对偶式 F=_ 。CDBAFF4 1+A= 5、RAM 存储器由 、存储矩阵和 组成。6、(1A) 16=( )107 对 100 个信号采用二进制编码至少需要 位8 J K触发器具有 四种功能二单选题1、下列电路中，不属于时序逻辑电路的是( )。A、移位寄存器 B、环形计数器 C、一位全加器 D、十进制计数器2、用 555定时器构成的施密特触发器，电源电压为 VCC，若电压控制端外接固定电压为 VCO，则其正向阈值电压与负向阈值电压为( )。A、 V
13、 T+ = VCC，V T- = VCC B、V T+ = VCC，V T- = VCC312321C、V T+ =VCC，V T- = VCC D、V T+ =VCO，V T- = VCO23、测得某门电路输入 A、B 和输出 Y的波形如下图所示，则 Y的表达式是( )。A、 B、 C、 YD、4、2k8 位的 RAM需要的地址线数（ ） 。A、 10条 B、 11条 C、 12条 D、 13条5、随机存储器具有( )。A、只有写功能 B、只有读功能第 10 页 共 16 页C、无读写功能 D、既有读功能，又有写功能6、如图所示电路的功能/名称是（ ）8 4762355 5 51cVR1CR2voA、施密特触发器 B、单稳态触发器 C、触发器 D、多谐振荡器7、一个 4 位二进制加法计数器，由 0000 状态开始，经过 100个输入脉冲后，此计数器的状态为( )A 0100 B、0 011 C、0 001 D、0 1118、与图 1所示波形相对应的真值表是( )。 图1
