数字逻辑期末复习资料.doc

上传人:h**** 文档编号:1241114 上传时间:2019-01-09 格式:DOC 页数:25 大小:3.41MB
下载 相关 举报
数字逻辑期末复习资料.doc_第1页
第1页 / 共25页
数字逻辑期末复习资料.doc_第2页
第2页 / 共25页
数字逻辑期末复习资料.doc_第3页
第3页 / 共25页
数字逻辑期末复习资料.doc_第4页
第4页 / 共25页
数字逻辑期末复习资料.doc_第5页
第5页 / 共25页
点击查看更多>>
资源描述

1、1第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换;二转 BCD:二 B 到十 D 到BCD,二 B 到十六 H,二 B 到八 O2、有符号数的编码;代码的最高位为符号位,1 为负,0 为正3、各种进制如何用 BCD 码表示;4、有权码和无权码有哪些?BCD 码的分类:有权码:8421,5421,2421 无权码:余 3码,BCD Gray 码例:1、 (1100110) B=(0001 0000 0010) 8421BCD=(102 ) D=( 66 ) H=(146) O(178) 10=( 10110010) 2=(0001 0111 1000 ) 8421BCD=(B2

2、 ) 16=( 262) 82、将数 1101.11B 转换为十六进制数为( A )A. D.CH B. 15.3H C. 12.EH D. 21.3H 3、在下列一组数中,最大数是( A) 。A.(258)D 1 0000 0010 B.(1 0000 0001 )B 257 C.(103)H 0001 0000 0011 259 D.(0010 0101 0111 )8421BCD 2574、若用 8 位字长来表示, (-62) D=( 1011 1110)原5、属于无权码的是(B )A.8421 码 B.余3 码 和 BCD Gray的码 C.2421 码 D.自然二进制码6、BCD 码

3、是一种人为选定的 09 十个数字的代码,可以有许多种。 ( )第二章 逻辑代数基础1、基本逻辑运算和复合逻辑运算的运算规律、逻辑符号;F=AB 与 逻辑乘F=A+B 或 逻辑加F= 非 逻辑反A2、逻辑代数的基本定律及三个规则; 3、逻辑函数表达式、逻辑图、真值表及相互转换;4、最小项、最大项的性质;5、公式法化简;卡诺图法化简(有约束的和无约束的) 。例:1、一个班级中有四个班委委员,如果要开班委会,必须这四个班委委员全部同意才能召开,其逻辑关系属于( A )逻辑关系。A、与 B、或 C、非2、数字电路中使用的数制是( A ) 。A二进制 B八进制 C十进制 D十六进制3、和逻辑式 表示不同

4、逻辑关系的逻辑式是( B ) 。2A B C DA BA AB4、逻辑函数 F(A,B,C) = AB+BC+ 的最小项标准式为( D ) 。A、F(A,B,C)=m(0,2,4) B、F(A,B,C)=m(1,5,6,7)C、F(A,B,C)=m (0,2,3,4) D、F(A,B,C)=m(3,4,6,7)5、由于约束项的值始终为 0,所以化简时在卡诺图的相应位置上应填入 0。 ( FALSH )6、用卡诺图化简法将下列函数画成最简与或式Y(A,B,C,D)= Y=m)14,208,6( DBCA7. 约束条件:AB+AC=0DBAAYD第三章 集成逻辑门电路1、集成逻辑门使用时注意事项2

5、、集电极开路门、三态门、CMOS 传输门的使用方法例:1、下列几种 TTL 电路中,输出端可实现线与功能的电路是( ) 。 A、或非门 B、与非门 C、异或门 D、OC 门 2、三态门输出端的三种状态分别是高电平状态,低电平状态和( )A. 无电平输出状态 B.低阻抗输出状态 C.高阻抗输出状态 D. 无阻抗输出状态3、下列几种逻辑门中,不能将输出端直接并联的是( )。A.三态门 B.与非门 C.OC 门 D.OD 门4、下列几种逻辑门中,不能将输出端直接并联的是 。A. 三态门 B. 与非门 C. OC 门5. 门电路使用时需要外接负载电阻和电源的是 。A. 与门 B. 与非门 C. 异或门

6、 D. OC 门6. 以下电路中常用于总线应用的有( )A.TS 门 B.OC 门 C.漏极开路门 D.CMOS 与非门第四章 组合逻辑电路1、组合逻辑电路的特点;2、组合逻辑电路的分析方法;分析步骤:3逻辑图 逻辑表达式 化简 真值表 说明功能3、组合逻辑电路的设计方法;设计步骤:逻辑抽象 列真值表 画逻辑图4、编码器:用文字、符号或者数码表示特定信息的过程称为编码;实现编码的电路称为编码器。5、二进制编码器编码原则:N 位二进制代码可以表示 2N 个信号,则对 M 个信号编码时,应由2N M来确定位数 N。二十进制编码器:用 4 位二进制代码对 0 9 十个信号进行编码的电路5、译码器:译

7、码是将具有特定含义的二进制代码翻译成原始信息的过程。能够实现译码功能的的电路叫做译码器。译码是编码的反过程。二进制译码器二-十进制译码器显示译码器输入 n 位二进制代码A0 Y0A1An-1Y1Ym-1二进制译码器 输出 m 个信号 m = 2n芯片:74LS138写表达式化简或变换474LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STC STB STA Y7 应用实例:逻辑函数发生器例: BCZF= 7510Y6、数据选择器:能够从多路数据输入中选择一路作为输出的电路。8 选 1 数

8、据选择器 74LS151,4选一数据选择器 74LS153。主要应用:函数发生器,实现下列函数,分别用上面两种选择器。例: CBACY1、一个班级有 78 位学生,现采用二进制编码器对每位学生进行编码,则编码器输出至少 7 位二进制数才能满足要求。2、一位数值比较器的逻辑功能是对输入的 相同位数的二进制 数据进行比较,它有 大于 、 等于 、 小于 三个输出端。3、八输入端的编码器按二进制数编码时,输出端的个数是( ) 。A2 个 B3 个 C4 个 D8 个54、组合逻辑函数和时序逻辑函数均具有记忆功能。 ( flash )5、数值比较器在比较两个多位数的大小时,是按照从低位到高位的顺序逐位

9、比较的;( flash )6、试分析下图逻辑电路,写出逻辑表达式和真值表,表达式化简后再画出新的逻辑图。ABCAYBYAYC第五章 集成触发器1、时钟触发器:RS 触发器、D 触发器、JK 触发器、T 触发器、T触发器的特性方程、特性表、时序波形图2、边沿触发器的时序波形图的画法。例:1、正边沿 D 触发器,在时钟脉冲 CP 正边沿到来前 D 为 1,而 CP 正边沿后 D 变为0,则 CP 正边沿后为( A )A、Q=0 B、Q 不定 C、 D、Q=1Q2、对于 JK 触发器的两个输入端,当输入信号相反时构成_T_触发器,当输入信号相同时构成_T _触发器。3、由与非门构成的基本 RS 触发

10、器,当 时,则( b ) 。1,0SRA、Q=1 B、Q=0 C、 D、Q 不定4、下列触发器具有空翻现象( C )基本 RS 触发器 B边沿 D 触发器 C同步 D 触发器 D主从 JK 触发器5、预将触发器置为“1”态,应在异步复位端 和异步置位端 分别加( C )电平RDS信号。6A、 B、 0,DSR1,0DSRC、 D、 16、设边沿 D 触发器初始状态为 0 状态,试画出输出端 Q1 的波形。7、请根据图形画出输出波形。第六章 时序逻辑电路1、时序逻辑电路的特点2、时序逻辑电路的分析方法、步骤3、寄存器4、计数器例1、欲实现模 10 计数器,至少需要 4 个触发器。2、 米里 型时

11、序电路的输出不仅与电路内部的状态有关,且与外输入有关。 型时序电路的输出仅与电路内部的状态有关。3、为了将一个字节数据串行移位到移位寄存器中,必须要 8 个时钟脉冲。4、下边电路中,不属于时序逻辑电路的是 _B_ 。 A .计数器 B .全加器 C .寄存器 D .分频器 5、根据组成计数器的各触发器状态翻转的时间与 CP 的关系分类,计数器可分_B_计数器。A. 加法、减法及加减可逆; B. 同步和异步; C. 二、十和 N 进制; D.摩尔型和米里型 。1DC1Q2CPCPQ2CPQ276、分析下图时序电路的逻辑功能,要求写出电路的驱动方程、状态方程和输出方程,画出电路的状态表及状态转换图,说明它是Mealy 型电路还是Moore 型电路以及电路的功能。其中 A 为输入变量。2121QAY1KJQJAn112212An8910

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育教学资料库 > 试题真题

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。