《半导体集成电路》期末考试试题库.doc

上传人:h**** 文档编号:1245602 上传时间:2019-01-16 格式:DOC 页数:123 大小:4.93MB
下载 相关 举报
《半导体集成电路》期末考试试题库.doc_第1页
第1页 / 共123页
《半导体集成电路》期末考试试题库.doc_第2页
第2页 / 共123页
《半导体集成电路》期末考试试题库.doc_第3页
第3页 / 共123页
《半导体集成电路》期末考试试题库.doc_第4页
第4页 / 共123页
《半导体集成电路》期末考试试题库.doc_第5页
第5页 / 共123页
点击查看更多>>
资源描述

1、1第一部分 考试试题第 0 章 绪论1.什么叫半导体集成电路?2.按照半导体集成电路的集成度来分,分为哪些类型,请同时写出它们对应的英文缩写?3.按照器件类型分,半导体集成电路分为哪几类?4.按电路功能或信号类型分,半导体集成电路分为哪几类 ?5.什么是特征尺寸?它对集成电路工艺有何影响 ?6.名词解释:集成度、 wafer size、 die size、摩尔定律?第 1 章 集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用?2.在制作晶体管的时候,衬底材料电阻率的选取对器件有何影响?。3.简单叙述一下 pn 结隔离的 NPN 晶体管的光刻步骤?4.简述硅栅 p 阱 CMO

2、S 的光刻步骤?5.以 p 阱 CMOS 工艺为基础的 BiCMOS 的有哪些不足?6.以 N 阱 CMOS 工艺为基础的 BiCMOS 的有哪些优缺点?并请提出改进方法。 7. 请画出 NPN 晶体管的版图,并且标注各层掺杂区域类型。8.请画出 CMOS 反相器的版图,并标注各层掺杂类型和输入输出端子。第 2 章 集成电路中的晶体管及其寄生效应21.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略?。2. 什么是集成双极晶体管的无源寄生效应?3. 什么是 MOS 晶体管的有源寄生效应?4. 什么是 MOS 晶体管的闩锁效应,其对晶体管有什么影响?5. 消除“Latch-up”效应的方法?

3、6.如何解决 MOS 器件的场区寄生 MOSFET 效应?7. 如何解决 MOS 器件中的寄生双极晶体管效应?第 3 章 集成电路中的无源元件1.双极性集成电路中最常用的电阻器和 MOS 集成电路中常用的电阻都有哪些?2.集成电路中常用的电容有哪些。3. 为什么基区薄层电阻需要修正。4. 为什么新的工艺中要用铜布线取代铝布线。5. 运用基区扩散电阻,设计一个方块电阻 200 欧,阻值为 1K 的电阻,已知耗散功率为 20W/c,该电阻上的压降为 5V,设计此电阻。第 4 章 TTL 电路 1.名词解释电压传输特性 开门 /关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延

4、迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间 瞬时导通时间2. 分析四管标准 TTL 与非门(稳态时)各管的工作状态?3. 在四管标准与非门中,那个管子会对瞬态特性影响最大,并分析原因以及带来那些困难。34. 两管与非门有哪些缺点,四管及五管与非门的结构相对于两管与非门在那些地方做了改善,并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进。5. 相对于五管与非门六管与非门的结构在那些部分作了改善,分析改进部分是如何工作的。6. 画出四管和六管单元与非门传输特性曲线。并说明为什么有源泄放回路改善了传输特性的矩形性。7. 四管与非门中,如果高电平过低,低电平过高,分析其原

5、因,如与改善方法,请说出你的想法。8. 为什么 TTL 与非门不能直接并联?9. OC 门在结构上作了什么改进,它为什么不会出现 TTL 与非门并联的问题。第 5 章 MOS 反相器1. 请给出 NMOS 晶体管的阈值电压公式,并解释各项的物理含义及其对阈值大小的影响(即各项在不同情况下是提高阈值还是降低阈值) 。 2. 什么是器件的亚阈值特性,对器件有什么影响?3. MOS 晶体管的短沟道效应是指什么,其对晶体管有什么影响?4. 请以 PMOS 晶体管为例解释什么是衬偏效应,并解释其对 PMOS 晶体管阈值电压和漏源电流的影响。5. 什么是沟道长度调制效应,对器件有什么影响?6. 为什么 M

6、OS 晶体管会存在饱和区和非饱和区之分(不考虑沟道调制效应)?7.请画出晶体管的 特性曲线,指出饱和区和非饱和区的工作DSIV4条件及各自的电流方程(忽略沟道长度调制效应和短沟道效应) 。8.给出 E/R 反相器的电路结构,分析其工作原理及传输特性,并计算 VTC 曲线上的临界电压值。9.考虑下面的反相器设计问题:给定 VDD=5V, KN=30uA/V2 , VT0=1V设计一个 VOL=0.2V 的电阻负载反相器电路,并确定满足 VOL条件时的晶体管的宽长比 (W/L)和负载电阻 RL的阻值。10.考虑一个电阻负载反相器电路: VDD=5V, KN=20uA/V2 , VT0=0.8V,

7、RL=200K , W/L=2。计算 VTC 曲线上的临界电压值( VOL、 VOH、 VIL、 VIH)及电路的噪声容限,并评价该直流反相器的设计质量。11.设计一个 VOL=0.6V 的电阻负载反相器,增强型驱动晶体管VT0=1V, VDD=5V 1)求 VIL和 VIH 2)求噪声容限 VNML和VNMH12.采用 MOSFET 作为 nMOS 反相器的负载器件有哪些优点?13.增强型负载 nMOS 反相器有哪两种电路结构?简述其优缺点。14.以饱和增强型负载反相器为例分析 E/E 反相器的工作原理及传输特性。 15 试比较将 nMOS E /E 反相器的负载管改为耗尽型 nMOSFET

8、后,传输特性有哪些改善? 16.耗尽型负载 nMOS 反相器相比于增强型负载 nMOS 反相器有哪些好处?17 有一 nMOS E /D 反相器,若 VTE=2V, VTD=-2V, KNE/KND=25, VDD=2V,求此反相器的高、低输出逻辑电平是多少?518.什么是 CMOS 电路?简述 CMOS 反相器的工作原理及特点。19. 根据 CMOS 反相器的传输特性曲线计算 VIL和 VIH。20. 求解 CMOS 反相器的逻辑阈值,并说明它与哪些因素有关?21. 为什么的 PMOS 尺寸通常比 NMOS 的尺寸大?22考虑一个具有如下参数的 CMOS 反相器电路:VDD=3.3V VTN

9、=0.6V VTP=-0.7V KN =200uA/V2 Kp=80uA/V2计算电路的噪声容限。23. 采用 0.35um 工艺的 CMOS 反相器,相关参数如下: VDD=3.3VNMOS: VTN=0.6V NCOX =60uA/V2 (W/L)N=8PMOS: VTP=-0.7V pCOX =25uA/V2 (W/L)P=12求电路的噪声容限及逻辑阈值。24设计一个 CMOS 反相器,NMOS: VTN=0.6V NCOX=60uA/V2PMOS: VTP=-0.7V PCOX=25uA/V2电源电压为 3.3V, LN=LP=0.8um1)求 VM=1.4V 时的 WN/WP。2)此

10、 CMOS 反相器制作工艺允许 VTN 、 VTP的值在标称值有正负 15%的变化,假定其他参数仍为标称值,求 VM的上下限。25举例说明什么是有比反相器和无比反相器。26以 CMOS 反相器为例,说明什么是静态功耗和动态功耗。627在图中标注出上升时间 tr、下降时间 tf、导通延迟时间、截止延迟时间,给出延迟时间 tpd的定义。若希望 tr=tf,求 WN/WP。VinVouttt第 6 章 CMOS 静态逻辑门1. 画出 F=AB 的 CMOS 组合逻辑门电路。2. 用 CMOS 组合逻辑实现全加器电路。3. 计算图示或非门的驱动能力。为保证最坏工作条件下,各逻辑门的驱动能力与标准反相器

11、的特性相同, N 管与 P 管的尺寸应如何选取?VDDBBAAF4. 画出 F= 的 CMOS 组合逻辑门电路,并计算该复合逻辑门的驱+CD7动能力。 5简述 CMOS 静态逻辑门功耗的构成。6. 降低电路的功耗有哪些方法?7. 比较当 FO=1 时,下列两种 8 输入的 AND 门,那种组合逻辑速度更快?3/10125/3第 7 章 传输门逻辑一、填空1写出传输门电路主要的三种类型和他们的缺点:(1) ,缺点: ;(2) ,缺点: ;(3) ,缺点: 。2传输门逻辑电路的振幅会由于 减小,信号的 也较复杂,在多段接续时,一般要插入 。3. 一般的说,传输门逻辑电路适合 逻辑的电路。比如常用的

12、 和 。二、解答题1分析下面传输门电路的逻辑功能,并说明方块标明的 MOS 管的作用。82. 根据下面的电路回答问题:分析电路,说明电路的 B 区域完成的是什么功能,设计该部分电路是为了解决 NMOS 传输门电路的什么问题?3假定反向器在理想的 VDD/2时转换 , 忽略沟道长度调制和寄生效应,根据下面的传输门电路原理图回答问题。( 1) 电路的功能是什么?( 2) 说明电路的静态功耗是否为零,并解释原因。4. 分析比较下面 2 种电路结构,说明图 1 的工作原理,介绍它和图2 所示电路的相同点和不同点。9图 1 图 25根据下面的电路回答问题。已知电路 B 点的输入电压为 2.5V, C 点

13、的输入电压为 0V。当 A 点的输入电压如图 a 时,画出 X 点和 OUT 点的波形,并以此说明 NMOS和 PMOS 传输门的特点。A 点的输入波形6写出逻辑表达式 C=A B 的真值表,并根据真值表画出基于传输门的电路原理图。7. 相同的电路结构,输入信号不同时,构成不同的逻辑功能。以下电路在不同的输入下可以完成不同的逻辑功能,写出它们的真值表,判断实现的逻辑功能。10图 1 图 28.分析下面的电路,根据真值表,判断电路实现的逻辑功能。第 8 章 动态逻辑电路一、填空1对于一般的动态逻辑电路,逻辑部分由输出低电平的 网组成,输出信号与电源之间插入了栅控制极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的 。2.对于一个级联的多米诺逻辑电路,在评估阶段:对 PDN 网只允许有 跳变,对 PUN 网只允许有 跳变,PDN 与 PDN 相连或 PUN 与 PUN 相连时中间应接入 。二、解答题1. 分析电路,已知静态反向器的预充电时间,赋值时间和传输延迟都为 T/2。说明当输入产生一个 0-1 转换时会发生什么问题? 当 1-0 转换时会如何? 如果这样,描述会发生什么并在电路的某处插入一个反

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育教学资料库 > 试题真题

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。