1、第 I 页 共 II 页多次重触发存储测试系统设计摘要：多次重触发存储测试的特征是能对测试系统多次触发，计量每次触发的数据。存储测试的主要技术特点是,现场实时快速采集记忆,事后回收处理再现.实现动态参数存储测试的技术关键在于研制能够在被测环境内正常工作的,对被测对象工作无影响或影响在允许范围内的数据采集与存储测试系统。本设计主要实现通过 CPLD 对 AD转换器控制实现 AD 转换，最关键的是通过对存储器的控制实现每次触发存储 64K 的数据，等到下次触发测试系统才继续开始工作，当存满了整个存储器 512K 后发出满信号，读信号来时对存储器进行读操作，读操作要实现把并行数据串行输出，上面的过程
2、都通过程序来实现，可以看出 VHDL 的程序设计是本设计的关键。关键字：重触发，存储测试 ，CPLD Several times to trigger memory test system design Abstract: Storage tests several times to trigger the characteristics of the testing system is able to trigger several times, each time triggering the measurement data. The main test storage technolo
3、gy is characterized by rapid acquisition memory at the scene immediately after the recovery reproduction. Realization of dynamic parameters of the test storage technology is the key to the development measured in the normal work environment, the work had no effect on the tested object or effect of a
4、llowing Within the scope of data collection and storage test system. The main design through the CPLD control of AD converters to achieve AD conversion, the key is to realize the memory of each control 64 K trigger storage of data, wait for the next trigger to begin testing system to work, when the
5、entire memory of Man 512K after a full signal, when the reading signals to the memory for reading, reading parallel operation to achieve the serial output data, above all through the process of procedures to achieve, we can see that the procedure VHDL design is the key to this design. Keyword: re-tr
6、igger，storagetest，CPLD第 II 页 共 II 页目录1 绪论 .11.1 存储测试技术概述 .11.2 存储测试技术国内外研究情况及发展趋势 .11.3 多次重触发存储测试 .31.4 本文的主要内容及章节安排 .31.5 本章小结 .42 EDA 技术的介绍 .52.1 EDA 技术的内涵 .52.2 EDA 的基本工具 .52.3 CPLD/FPGA 的概述 .52.3.1 CPLD 和 FPGA 的介绍 .52.3.2 可编程逻辑器件的一般设计流程 .62.4 ISE 介绍 .72.4.1 ISE 5.2 的特点 .72.4.2 ISE 的工具 .72.4.3 基于
7、 ISE5.2 的设计输入方法 .725 硬件描述语言 VHDL .162.5.1 VHDL 语言简介 .162.5.2 VHDL 中的控制语句 .162.6 本章小结 .183 系统硬件设计 .193.1 本课题要研究的问题 .193.2 系统组成 .193.3 芯片的选择 .203.3.1 CPLD 的选择 .203.3.2 A/D 的选择 .223.3.3 存储器的选择 .23第 III 页 共 III 页3.4 XCR3256 对硬件的控制原理 .243.4.1 XCR3256 对 AD7492 的控制原理 .243.4.2 XCR3256 对 N08T1630 存储器控制原理 .25
8、3.5 本章小结 .264 系统控制设计 .274.1 系统的控制框图 .274.2 CPLD 对 A/D 的编程控制 .284.2.1 控制原理 .284.2.2 原理图及 VHDL 实现 .284.3 CPLD 对存储器的编程控制 .304.3.1 CPLD 对存储的写地址控制 .304.3.2 CPLD 对存储器读的数据转换控制 .324.3 本章小结 .375 系统仿真时序 .385.1 仿真时序图 .385.2 本章小结 .406 结论 .41附录 .42参考文献 .43致 谢 .44第 1 页 共 44 页1 绪论1.1 存储测试技术概述存储测试是指在对被测对象无影响或影响在允许范
9、围的条件下,在被测体内置入微型存储测试仪器,现场实时完成信息快速采集与存储,事后回收记录仪,由计算机处理和再现被测信息的一种动态测试技术.存储测试的主要技术特点是,现场实时快速采集记忆,事后回收处理再现.实现动态参数存储测试的技术关键在于研制能够在被测环境内正常工作的,对被测对象工作无影响或影响在允许范围内的数据采集与存储测试系统 1.存储测试系统是为完成存储测试目的而设计的物理系统,它工作在高温,高压,强冲击振动,高过载等恶劣环境和紧凑设计条件下,自动完成被测信息的实时采集与存储记忆.作为一个系统,存储测试系统具有整体性,目的性,层次结构等一般系统的基本特征2.它包括下列基本要素:(1)转换
10、被测参数,并最小限度影响被测对象的传感器或信号接口模块;(2)快速数据采集与存储记忆器;(3)长时间信息保持单元;(4)与计算机交换信息的接口电路;(5)保持电路系统正常工作的环境保护器;(6)方便回收的位置指示器.存储测试系统的主要特点是:独立自动地完成动态数据采集与存储记忆,特别是能在多种恶劣环境和紧凑设计条件下完成动态参数测试,在军用民用两大领域具有广阔的应用前景.目前存储测试技术已经在许多重大武器型号的研究,研制,生产,验收和使用中得到成功的应用,取得了一系列重要科研成果.此外, 存储测试技术还在航空,航天,机械,电子等多个领域中得到应用 3-4,解决了许多过去无法解决的重大测试难题,
11、显示出突出的优越性.1.2 存储测试技术国内外研究情况及发展趋势存储测试技术是与现代科学技术密切联系的现代测试技术,存储测试的思想来源于电子计算机的信息存储,现代微电子学迅速发展,出现了中在规模CMOS存储器,使存储测第 2 页 共 44 页试得以实现.随着集成水平的提高,存储测试系统的性能不断完善,应用的范围越来越宽,发挥的作用也越来越大.现代控制理论与技术的发展以及人工智能的研究成果,为存储测试技术的发展注入了新的活力,使得存储测试系统的记录方式变得多样化,多通道,大容量,可编程,并出现了自适应和智能化的测试系统,使存储测试系统的可靠性和灵活方便性得到大大提高.起源于通信技术领域的信息理论
12、,是信息存储测试的理论基础,现代信息论的应用将有利于促进存储测试技术的进一步完善和提高.国外从20世纪70年代末期开始对存储测试技术进行研究,80年代初渐有文献报道.Louis R. Szabo 提出的 “应用于弹丸测试的先进的数字存储测试仪” 概念,研究了存储测试的实现方法及可能面临的问题,并将存储测试仪与无线电遥测仪在性能特点上作了对比,指出了存储测试仪具有结构简单,不需发送天线,微体积,低功耗,可重复使用等优点.他们研究了 “ ” , “B”, “C”三种存储测试仪: “ A”型存储测试仪用于测试火炮弹丸膛内的a-t曲线,抗过载3万个g,重复使用次数为20次; “B” 型存储测试仪是一个
13、多通道测试仪,它利用自带的加速度开关启动记录过程,测试内容包括引信零部件运动速度,全弹飞行时间以及其它一些时间参量; “C” 型存储测试仪用于弹丸侵彻终点目标过程的过载波形记录,该记录仪在ARRADCOM空气炮上做了模拟测试.随着微电子学技术和封装强化技术的发展,弹载存储测试仪的存储容量和抗过载能力得到大大提高,文献提供了存储容量128KB,采样频率2MHZ,测量范围达10万个g,体积仅有直径25.457.4mm 3存储测试系统.国内在1983年开始研究引信数据的存储测试方法，刘致安，粱燕熙提出了存储遥测的概念 7，预测了随着中大规模集成技术的发展，将出现以存储为主要特征的新型测试方法。华北工
14、学院（现中北大学）首先在国内应用存储测试技术获取火箭扫雷弹外弹道加速度曲线 8。张文栋教授在1986年对弹载数据采集与存储测试系统设计方法及应用作了探索性的研究 9。1988年张文栋教授提出了引信动态数据的存储测试概念，研制出了引信动态数据存储测试系统 10。1993年祖静教授等全面深入地研究了存储测试技术的若干理论问题及实践。“七五”， “八五”期间原国防科工委重点预研课题“电子测压蛋”， “信膛内环境，飞行环境及终点环境参数的快速存储与再现技术”和“ 制导兵器专用测试技术 ”，使我国在存储测试理论与技术方面获得重大突破，取得了一系列科研成果，达到和部分超过了国际先进水平，处于国际领先地位。
15、目前我国存储测试仪器已成系列化，体积从第 3 页 共 44 页4*103cm3-1*103cm3,存储容量从4KB到100MB，采样频率从10HZ-10MHZ可编程，并能够实现实时自适应采样和压缩编码存储，抗过载能力也已达10万个g。并且，应用领域已从引信，炮弹，航弹，导弹，运载火箭等飞行体的动态数据测试，扩展到坦克车辆动力系统输出功率，发动机扭矩，活塞温度场，应力场等的存储测试 11以及石油井下压力测量 12-13。对于齿轮啮合应力的测试，还出现了采用存储测试原理的汽车黑匣子，火车黑匣子等。当前存储测试系统正向超大容量，模块化的智能化方向发展。随着微型机电系统（MEMS）技术的出现和发展，存
16、储测试技术步入新的发展阶段。集成化的微型传感器，单片集成测量系统和可自行走的微型存储仪器将为存储测试技术开辟更广阔的应用领域。综上所述，存储测试技术是在特殊环境条件下完成运动体工作状况参数测试的有效手段。其发展方兴未艾，应用前景广阔，它已经发展成为测试，计量技术与仪器学科的一个重要分支。1.3 多次重触发存储测试多次重触发存储测试的特征是能对测试系统多次触发，计量每次触发的数据，本设计主要实现通过CPLD对AD转换器控制实现AD转换，最关键的是通过对存储器的控制实现每次触发存储64K的数据，等到下次触发测试系统才继续开始工作，当存满了整个存储器512K后发出满信号，计算机发出读信号开始对存储器
17、进行读操作，读操作最关键的是要实现把并行数据串行输出到计算机，上面的过程都通过程序来实现，可以看出VHDL的程序设计是本设计的关键。1.4 本文的主要内容及章节安排在本设计中，大体确定使用 A/D 转换器、存储芯片以及可编程逻辑器件作为核心部件，通过软件编程来实现 CPLD 对 A/D 及存储器的读写控制。其内容主要为：首先设计系统的硬件部分，用 Protel99SE 画出系统硬件连接图；用编写 VHDL 源程序；最后用 ISE 仿真工具进行仿真，得到系统的仿真时序。对应在论文中的章节安排如下：第一章主要介绍本存储测试技术设计的研究背景、现状和意义，以及本设计所解决的问题和章节安排。第二章介绍
18、本次设计运用的 CPLD 的概述 ，VHDL 语言以及 ISE 的介绍。第 4 页 共 44 页第三章介绍系统硬件设计，包括硬件电路设计原理图和系统工作原理和系统框图，之后分别阐述了 XCR3256 对 A/D7492 的控制原理、对 N08T1630 的控制原理和A/D7492 与 N08T1630 的配合工作原理。第四章介绍系统控制设计，首先介绍 CPLD 对 A/D7492 采样的编程控制，其次介绍 CPLD 对 N08T1630 写操作编程控制最关键是推地址的控制每推 64K 等待下次触发信号来时才继续推地址，读操作编程控制最关键的是实现数据 12 并行串行输出到计算机。第五章介绍系统
19、仿真时序，对 A/D 采样控制的仿真时序、对存储器数据由并口转串口输出控制的仿真时序和和对地址控制的仿真时序。第六章为结论。之后附有系统硬件设计原理图。1.5 本章小结本章首先介绍了存储测试系统以及存储测试的研究背景及意义，通过查阅文献了解了目前存储测试的发展现状和研究的重要性；其次介绍了多次重触发存储测试和章节安排，大体确定了使用 AD 转换芯片和 CPLD 器件以及存储芯片来设计存储测试电路。第 5 页 共 44 页2 EDA 技术的介绍2.1 EDA 技术的内涵EDA（Electronics Design Automation）即电子设计自动化。现在数字系统设计依靠手工已经无法满足设计要
20、求，设计工作需要在计算机上采用EDA技术完成。EDA技术以计算机硬件和系统软件为基本工作平台，采用EDA通用支撑软件和应用软件包，在计算机上帮助电子设计工程师完成电路的功能设计、逻辑设计、性能分析、时序测试直至 PCB（印刷电路板）的自动设计等。在EDA软件的支持下，设计者完成对系统功能的进行描述，由计算机软件进行处理得到设计结果。利用EDA设计工具，设计者可以预知设计结果，减少设计的盲目性，极大地提高设计的效率。 2.2 EDA 的基本工具EDA工具的整体概念是电子系统设计自动化。EDA的物理工具完成和解决设计中如芯片布局、印刷电路板布线、电气性能分析，设计规则检查等问题的物理工具。基于网表
21、、布尔逻辑、传输时序等概念的逻辑工具，设计输入采用原理图编辑器或硬件描述语言进行，利用EDA系统完成逻辑综合、仿真、优化等过程，生成网表或VHDL、Verilog-HDL的结构化描述。细分有：编辑器、仿真器、检查/分析工具、优化综合工具等。文字编辑器在系统级设计中用来编辑硬件系统的描述语言如VHDL和Verilog-HDL，在其他层次用来编辑电路的硬件描述语言文本如SPICE的文本输入。图形编辑器 1仿真器 2检查/分析工具 3优化/综合工具 42.3 CPLD/FPGA 的概述2.3.1 CPLD 和 FPGA 的介绍 可编程逻辑器件（Programmable Logic Device，简称
22、为 PLD）是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。目前生产和使用的PLD产品主要有PROM、现场可编程逻辑阵列 FPLA（Field Programmable Logic Array）、可编程阵列逻辑 PAL（ Programmable Array Logic）、通用阵列逻辑 第 6 页 共 44 页GAL（Generic Array Logic）、可擦除的可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）、现场
23、可编程门阵列 FPGA（Field Programmable Gate Array）等几种类型。其中EPLD、CPLD、 FPGA的集成度较高，属于高密度PLD。 CPLD 是 Complex Programmable Logic Device（复杂可编程逻辑器件）的缩写，代表的是一种可编程逻辑器件，它可以在制造完成后由用户根据自己的需要定义其逻辑功能。CPLD 的特点是有一个规则的构件结构，该结构由宽输入逻辑单元组成，这种逻辑单元也叫宏单元，并且 CPLD 使用的是一个集中式逻辑互连方案。复杂可编程逻辑器件 CPLD 是 EPLD 的改进型器件，一般情况下， CPLD 器件至少包含 3 种结
24、构：可编程逻辑宏单元、可编程 IO 单元和可编程内部连线它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在 10,000 件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用 CPLD 器件。CPLD 器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。CPLD 是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语
25、言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。FPGA 中的现场可编程，是指用户可以在自己的工作室里编程。由于门阵列中每个节点的基本单元是门，用门来组成触发器进而构成电路和系统，互连远远比 PLD 的结构复杂，因此构造 FPGA 的时候在阵列的各个节点上改用门、触发器做成逻辑单元，并且在各个单元之间预先制作了各种连线。所谓编程就是安排逻辑单元与这些连线之间的互连，依靠连接点的配置，实现各逻辑单元之间的互连，因此 FPGA 严格来讲是逻辑单元阵列。2.3.2 可编程逻辑器件的一般设计流程可编程逻辑器件的设计过程是利用 EDA 开发软件和编
26、程工具对器件进行开发的过程。可编程逻辑器件的一般设计包括设计准备，设计输入，功能仿真，设计处理，时第 7 页 共 44 页序仿真和器件编程及测试等七个步骤。2.4 ISE 介绍2.4.1 ISE 5.2 的特点ISE 的界面采用可视化编程技术，界面根据设计流程而组织，整个设计过程只需按照界面组织结构依次点击相应的按钮或选择相应的选项即可。ISE 具有丰富的在线帮助信息，结合 Xilinx 的技术支持网站，一般设计过程中可能遇到的问题都能得到很好的解决。ISE 具有强大辅助功能，在编写代码时可以使用编写向导生成文件共和模块框架，也可使用语言模板（Language Templates）帮助编写代码
27、。在图形输入时可以使用 ECS的辅助项帮助设计原理图。另外，ISE 的 Core Generator 和 LogiBLOX 工具可以方便地生成 IP Core （IP 核）与高效模块为用户所用，大大减少了设计者的工作量，提高了设计效率与质量。 ISE 5.2 通过改进综合、实现等关键环节的优化手段与方法，提高了设计的工作速度，减小了设计消耗的面积，使设计结果能更好地调动芯片的内部资源，工作更高效。ISE 5.2 采用了增量方式综合与增量方式布局布线设计流程。增量方式综合是在综合过程仅对修改过的模块进行重新编译，保持未改变设计的原有综合结果。增量方式布局布线与之相似，对未变化模块保持原有布局布线
28、结果，仅对更改部分进行重新布局布线。增量设计流程大大减少了综合与布局布线所消耗的时间，保证了未改变部分的实现结果与上次实现一致，提高了整体设计的可靠性。 2.4.2 ISE 的工具ISE 的集成工具主要分为设计输入工具、综合工具、仿真工具、实现工具和辅助设计工具等 5 类。 2.4.3 基于 ISE5.2 的设计输入方法设计输入（Design Entry）是 CPLD 设计的第一步，设计输入完成对电路或电路功能的描述。 Xilinx 公司开发的的 ISE5.x(Integrated Software Environment) FPGA/CPLD 用户开发集成环境为 FPGA 设计者提供了多种输入方法，主要有原理图（schematic）输入，VHDL/Verilog 语言描述，状态图输入，IP 核复用等。 原理图输入是 FPGA 设计中一个比较直观的输入方法。顶层设计采用原理图输入有
