verilog仿真环境的搭建1:项目文件的组织时间：2009/06/20,22:37,作者：封俊，分类：FPGA.已浏览：315次因为ISE内置的仿真工具功能比较弱（或者是我没有善于发掘？），所以大多数的仿真都是交给第三方工具的，比如说modelsim以及NCverilog。就我使用的工具来说，只有布局布线之后才是交给ISE来完成，之前的流程都可以有更为方便的工具来替代。现在我所使用的仿真及调试环境主要由vim+nlint+modelsim+debussy构成，使用起来还是相当方便的。需要说明的是，我是在windows下面使用这些工具的，如果linux下使用的话，可能可以更加强大。首先介绍下project目录下文件的组织方法。点击图片看大图M-H*ixl3J:*;5IUI-RI*:;I1二EhEEixhz*E-mHLI:?!IHS=JT:L1I垩1l:4xablIlHMnNHH口Rhin-.*MH-iz:常注Jrl左侧的项目主目录test目录：主要用来存放子模块仿真所需文件，每个子模块目录内的结构跟project目录下大致相同
