基于FPGA的电子表设计与实现.doc

资源描述

1、草鱼草鱼安草鱼康草鱼学草鱼院草鱼 FPGA/SOPC 设计报告书草鱼草鱼草鱼草鱼课题名称：pork 基于 FPGA 的电子表设计与实现姓草鱼草鱼草鱼草鱼名：pork 刘草鱼草鱼玲学草鱼草鱼草鱼草鱼号：pork 0828024057 院草鱼草鱼草鱼草鱼草鱼系：pork 电子与信息工程系专草鱼草鱼草鱼草鱼业：pork 电子信息工程指导教师：pork 王庆春草鱼草鱼崔智军时草鱼草鱼草鱼草鱼间：pork 2011年 6 月 12 日 -7 月 10 日草鱼课程设计项目成绩评定表电子与信息工

2、程系 2011 年 5 月设计项目成绩评定表草鱼草鱼一、 pork设计任务及要求： pork草鱼 1、 pork设计任务： pork草鱼利用 QuartusII 软件，鲤鱼设计一个多功能数字钟，鲤鱼要求显示格式为小时分钟秒钟，鲤鱼调整时间的按键用按键模块的 k1 和 k2，鲤鱼 k1 调节小时，鲤鱼每按下一次，鲤鱼小时增加一个小时，鲤鱼 k2 调整分钟，鲤鱼每按下一次，鲤鱼分钟增加一分钟。草鱼还要通过按键来控制时钟与秒表显示的切换功能，鲤鱼按键 k 没按下时为时钟显示功能，鲤鱼按下时为秒表显示功能。草鱼 R

3、et 按键复位，鲤鱼复位后全部显示 00 00 00。草鱼草鱼 2、 pork要草鱼草鱼草鱼求： pork草鱼设计一个多功能数字钟，鲤鱼要求显示格式为小时分钟秒钟，鲤鱼调整时间的按键用按键模块的 k1 和 k2，鲤鱼 k1 调节小时，鲤鱼每按下一次，鲤鱼小时增加一个小时，鲤鱼 k2 调整分钟，鲤鱼每按下一次，鲤鱼分钟增加一分钟。草鱼草鱼草鱼指导教师签名： pork 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼年草鱼草鱼草鱼月草鱼草鱼草鱼草鱼日草鱼草鱼

4、草鱼二、 p ork指导教师评语： pork草鱼指导教师签名： pork 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼年草鱼草鱼草鱼月草鱼草鱼草鱼草鱼日草鱼草鱼草鱼三、 p ork成绩评定： pork草鱼草鱼草鱼指导教师签名： pork 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼年草鱼草鱼草鱼月草鱼草鱼草鱼草鱼日四、 p ork系部意见： pork草鱼草鱼系部盖章： pork 草鱼草鱼草鱼草鱼草鱼草鱼

5、草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼年草鱼草鱼草鱼月草鱼草鱼草鱼草鱼日课程设计报告书目录电子与信息工程系 2011 年 5 月设计报告书目录草鱼一、 p ork设计目的 1 草鱼二、 pork设计原理 1 草鱼 2.1、 p ork时、 pork分、 pork秒计时器 1 草鱼 2.2、 p ork校时电路 1 草鱼三、 p ork设计过程 1 草鱼 3.1、 p ork整个系统设计框图 1 草鱼 3.2、 p ork各模块电路设计 2 草鱼五、 p ork课程设计体会与收获 5 草鱼六、 p ork设计问题

6、及问题解决 5 草鱼七、 p ork参考文献 6 草鱼附录 6 草鱼基于 FPGA 的电子表设计与实现 1 电子与信息工程系 2011 年 6 月一、 por k设计目的草鱼 1、 p ork熟悉数字集成电路的引脚安排。草鱼草鱼 2、 p ork掌握 EDA 芯片的逻辑功能及使用方法。草鱼草鱼 3、 p ork了解 Quartus 软件的应用。草鱼草鱼 4、 p ork掌握在 Quartus 环境下 VHDL 代码仿真的实现。草鱼草鱼 5、 p ork了解数字电子表的功能工作模块及工作原理。草鱼草鱼二、 pork设计原理草鱼数字时钟电

7、路由秒、 pork分、 pork时 5 个计数模块和 6 个显示译码模块组成。草鱼秒计数模块的计数时钟 clk 为 1Hz 的标准信号。草鱼当数字钟处于正常计时状态时 ,秒计数器的进位输出信号 c 作为分钟模块的计数信号 ,分计数模块的进位输出 c 为小时模块的计数信号。草鱼数字钟除了正常计时外 ,还能够调整时间。草鱼在本文中 ,通过手动调节din 的 3 个输入量的高低电平而分别实现对秒、 p ork分、 pork时的调整。草鱼草鱼 2.1、 p ork时、 pork分、 pork秒计时器草鱼时计时器为一个 24 进制计数器，鲤鱼分、 p

8、ork秒计时器均为 60 进制计数器。草鱼草鱼当秒计时器接受到一个秒脉冲时，鲤鱼秒计数器开始从 1 计数到 60，鲤鱼此时秒显示器将显示 00、 pork01、 pork02、 pork.、 pork59、 pork00； pork每当秒计数器数到 00 时，鲤鱼就会产生一个脉冲输出送至分计时器，鲤鱼此时分计数器数值在原有基础上加 1，鲤鱼其显示器将显示 00、pork01、 pork02、 pork.、 pork59、 pork00； pork每当分计数器数到 00 时，鲤鱼就会产生一个脉冲输出送至时计时器，鲤鱼此时时计数器数值在原有基础上加

9、1，鲤鱼其显示器将显示 00、 pork01、 pork02、 pork.、pork23、 pork00。草鱼即当数字钟运行到 23 点 59 分 59 秒时，鲤鱼当秒计时器在接受一个秒脉冲，鲤鱼数字钟将自动显示 00 点 00 分 00 秒。草鱼草鱼 2.2、 por k校时电路草鱼当开关拨至校时档时，鲤鱼电子钟秒计时工作，鲤鱼通过时、 pork分校时开关分别对时、 pork分进行校对，鲤鱼开关每按 1 次，鲤鱼与开关对应的时或分计数器加 1，鲤鱼当调至需要的时与分时，鲤鱼拨动 reset 开关，鲤鱼电子钟从设置的时间开

10、始往后计时。草鱼草鱼三、 por k设计过程草鱼 3.1、 por k整个系统设计框图草鱼 a.数字电子表系统方框图如图 1 所示。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图 1 草鱼数字电子表系统框图草鱼秒计数器的计数时钟信号为 1Hz的标准信号 ,可以由 CPLD板上提供的 20MHZ的信号通过分频得到。草鱼秒计数器的进位输出信号作为分钟计数器的计数信号 ,分钟计数器的进位输出信号又作为小时计数器的计数信号。草鱼设计一个同时显示时、 pork分、p ork秒 6 个数字的数字钟 ,则需要 6 个七段显示器。草鱼草鱼显

11、示输出扫描电路时钟信号分频器 60 进制秒计数器器 60 进制秒计数器器 24进制秒计数器器功能控制电路基于 FPGA 的电子表设计与实现 2 电子与信息工程系 2011 年 6 月 VHDL 程序代码见附录： por k程序 1 草鱼 3.2、 por k各模块电路设计草鱼 3.2.1、 p ork 草鱼分频器模块草鱼由于实验台仅提供 50MHZ 频率，鲤鱼所以，鲤鱼需要通过分频器电路分出所需频率的信号，鲤鱼对于时钟来说，鲤鱼最基本的是 1HZ 信号，鲤鱼而对于数码管扫描最基本的是 1KHZ,秒表是 100HZ，鲤鱼所以先通过分频器把

12、50MHZ 分频为 1HZ、 por k100HZ 和 1KHZ。草鱼草鱼 3.2.2、 p ork 秒、 p o rk分、 p ork时计数器模块草鱼草鱼草鱼草鱼 a.24 进制计数器草鱼 VHDL 程序代码见附录 :程序 2 草鱼仿真图： por k如图 2 草鱼草鱼图 2 草鱼草鱼 24 进制电路结构符号图草鱼 b.60 进制计数器草鱼 VHDL 程序代码见附录程序 3 草鱼仿真图： por k如图 3 草鱼基于 FPGA 的电子表设计与实现 3 电子与信息工程系 2011 年 6 月草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼

13、草鱼草鱼草鱼图 3 草鱼草鱼草鱼 60 进制电路结构符号图草鱼秒、 pork分计数模块都是 60 进制的加法计数器 ,时计数模块是 24 进制计数器。草鱼与一般的标准计数器不同的是秒、 pork分、 pork时计数模块中分别添加了调节秒、 pork分和小时的功能。草鱼草鱼 3.2.3、 p ork动态显示输出模块草鱼为了得到正确的显示内容 ,需要将秒、 pork分和小时的每一位输出信号输入至 7 段译码电路来得到相应的显示信息 . 草鱼通过 6 进制计数器来控制位译码器 ,以得到哪一个 7 段数码 (共 6 个 )管被点亮 ,同时用该计数器选择

14、6 位二进制的显示内容输入7 段译码器 .可以得到所有的数码管同时显示相应数字的效果 .草鱼 3.2.4、 p ork功能控制模块草鱼系统提供的有 4 个摇头开关 ,我们可以通过这些开关来达到清零 ,暂停以及调整时间的功能 ,每个开关旁边对应的有三个管脚 ,中间的管脚是输出管脚 ,上下两个分别接输入信号 ,即高低电平 ,若上面的管脚接高电平 ,下面的管脚接低电平 ,那么当开关拨到下方时 ,中间的管脚输出的就是高电平 ,若把开关拨到上方时 ,输出管脚输出低电平草鱼 3.2.5 草鱼、 p or k调整时间模块草鱼利用剩下的两个开关组件实现该功能。草鱼其思想是通过一个开关的控制选

15、择要调整的位 ,加入另外一个频率较大的时钟让其进行计数 ,当达到了要调整的时间后 ,通过另一个开关的控制保存调整好的时间。草鱼具体实现为加入调整时间的模块用来控制时钟、 p ork分钟、 pork秒钟的计数。草鱼 VHDL 程序代码见附录程序 4草鱼四、 p ork系统调试与下载验证草鱼草鱼草鱼草鱼将程序下载到 FPGA 器件中进行硬件测试。草鱼草鱼 4.1、 pork在 Quartus 环境下仿真结果见以下图形草鱼基于 FPGA 的电子表设计与实现 4 电子与信息工程系 2011 年 6 月草鱼图 4 草鱼功能仿真图草鱼 4.2、 pork下载显

16、示输出结果如下图所示草鱼草鱼图 5 草鱼秒控制显示图草鱼基于 FPGA 的电子表设计与实现 5 电子与信息工程系 2011 年 6 月草鱼图 6 草鱼小时 -分控制显示图草鱼草鱼图 7 草鱼小时控制显示图草鱼五、 por k课程设计体会与收获草鱼草鱼这次最大的收获就是学会了很系统地去解决一个实际问题，鲤鱼学会了巧妙运用模块化的思想。草鱼在整个电路设计与实现中，鲤鱼最成功的地方就是有条理地将功能细化，鲤鱼分成一个一个小的功能来实现。草鱼草鱼在这个过程中，鲤鱼我更深刻地体会从分立元件到中下规模集成电路再到大规模集

17、成电路的组成过程。草鱼同时也更加深入地了解了 Quarterii 这一软件的更多的功能。草鱼草鱼六、 por k设计问题及问题解决草鱼 1编译通过后，鲤鱼下载到硬件上之后，鲤鱼发现程序并没有预期的效果。草鱼如显示乱序而没有规律等等，鲤鱼当加入适当的选通信号或者脉冲后发现问题得到了解决。草鱼所以必须在实践中不断地修改以得到正确的结论。草鱼草鱼 2高电平有效还是低电平有效，鲤鱼这是一个非常容易忽视的问题，鲤鱼有时就知道这基于 FPGA 的电子表设计与实现 6 电子与信息工程系 2011 年 6 月个端口要控制信号但不考虑好什么电

18、平有效，鲤鱼造成错误，鲤鱼使得使能端或者清零端的出现错误控制信号。草鱼并且到底是脉冲控制，鲤鱼还是边沿控制一定要清楚。草鱼在实验时候可以避免一些不必要的麻烦。草鱼草鱼 3引脚重复使用也是一个问题，鲤鱼有时候输出信号必须输出到一个特定的引脚。草鱼而输出来自两路信号，鲤鱼这时候必须加入一个选择器件选择输出信号输出。草鱼草鱼在实际调试的时候我们必须耐心思考，鲤鱼遇到问题针对问题出现的原因认真思考以解决问题。草鱼草鱼七、 por k参考文献草鱼 1侯伯亨 ,顾新 . 草鱼 VHDL 硬件描述语言与数字电路逻辑设计 M 草鱼

19、 . 草鱼西安 :西安电子科技大学出版社 , 草鱼 2001.草鱼 2潘松 ,黄继业 . 草鱼 EDA 技术实用教程 M 草鱼 . 草鱼北京 :科学出版社 , 草鱼 2002.草鱼 3李国洪 ,沈明山 . 草鱼可编程器件 EDA技术与实践 M 草鱼 .北京 :机械工业出版社 , 草鱼 2004.草鱼 4张淑骅 . 草鱼基于 FPGA的数字秒表的 VHDL设计草鱼 J 草鱼 . 草鱼大众科技 , 草鱼 2006 草鱼 (5) 草鱼草鱼 5陈意军 . 草鱼基于 VHDL的 FPGA开发草鱼 J 草鱼 . 草鱼电子与封装 ,2006 草鱼 (3)草鱼草鱼草鱼草鱼草鱼草鱼

20、草鱼草鱼附录草鱼程序 1 草鱼 /-草鱼 / 草鱼 Title 草鱼草鱼草鱼草鱼草鱼草鱼草鱼 : 草鱼 clock_LPM 草鱼 top 草鱼 Module 草鱼 / 草鱼 Design 草鱼草鱼草鱼草鱼草鱼草鱼 : 草鱼 eda 草鱼 / 草鱼 Author 草鱼草鱼草鱼草鱼草鱼草鱼 : 草鱼 wqc328 草鱼 / 草鱼 Company 草鱼草鱼草鱼草鱼草鱼 : 草鱼 AKU_eie 草鱼 /草鱼 /-草鱼 /草鱼 / 草鱼 File 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 : 草鱼 clk_gen.v 草鱼 / 草鱼 Genera

21、ted 草鱼草鱼草鱼 : 草鱼 Sun 草鱼 Mar 草鱼 25 草鱼 11:26:41 草鱼 2011 草鱼 / 草鱼 From 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 : 草鱼 interface 草鱼 description 草鱼 file 草鱼 / 草鱼 By 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 : 草鱼 Itf2Vhdl 草鱼 ver. 草鱼 1.20 草鱼 /草鱼 /-草鱼 / 草鱼 Description 草鱼 :草鱼 /草鱼 / 草鱼草鱼 / 草鱼草鱼草鱼草鱼 Clock_LPM 草鱼 top 草鱼 module 草鱼 /草鱼 / 草

22、鱼草鱼基于 FPGA 的电子表设计与实现 7 电子与信息工程系 2011 年 6 月 /-草鱼 module 草鱼 clock_LCD 草鱼草鱼 (clk_50m, 草鱼草鱼草鱼草鱼草鱼草鱼 /system 草鱼 input 草鱼 clock;pork草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 reset, 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 /system 草鱼 reset;pork 草鱼 low 草鱼 voltage 草鱼 reset 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼

23、草鱼草鱼草鱼 adj, 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 /input 草鱼 clock 草鱼 adjust 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 mode, 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 /input 草鱼 clock 草鱼 mode 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 SW0, 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 /clock 草鱼 test 草鱼 enable 草鱼草鱼草鱼草鱼草鱼草鱼

24、草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 SW1, 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 /led 草鱼 speed 草鱼 contr 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 SW2, 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 /led 草鱼 turn 草鱼 ON/OFF 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 dp01,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 dp34

25、,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 dp67,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 dp25, 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 /SEG 草鱼 dot 草鱼 for 草鱼 mode 草鱼 flag;pork草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 HEX0,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 HEX1,草鱼草鱼草鱼草鱼草鱼草鱼草鱼

26、草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 HEX2,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 HEX3,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 HEX4,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 HEX5,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 HEX6,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 HEX7, 草

27、鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 /output 草鱼 to 草鱼 8 草鱼 SEG 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 LEDG,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 LEDR, 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 /output 草鱼 to 草鱼 LED 草鱼 18+8 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 LCD_DATA,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼

28、草鱼草鱼草鱼草鱼草鱼 oLCD_ON,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 oLCD_RW,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 oLCD_EN,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 oLCD_RS);pork 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 input 草鱼 clk_50m,reset,ad

29、j,mode,SW0,SW1,SW2;pork草鱼 output1:0 草鱼 dp01,dp34,dp67,dp25;pork草鱼 output6:0 草鱼 HEX0,HEX1,HEX2,HEX3,HEX4,HEX5,HEX6,HEX7;por k草鱼 output17:0 草鱼 LEDR;pork草鱼 output7:0 草鱼 LEDG;pork草鱼草鱼 output 7:0 LCD_DATA;por k / LCD 草鱼 Data 草鱼 bus 草鱼 8 草鱼 bits 草鱼 output oLCD_ON;por k / LCD 草鱼 Power 草鱼 ON/OFF 草鱼 output oLCD_RW;por k / LCD 草鱼 Read/Write 草鱼 Select, 草鱼 0 草鱼 = 草鱼 Write, 草鱼 1 草鱼 = 草鱼 Read 草鱼 output oLCD_EN;por k / LCD 草鱼 Enable 草鱼 output oLCD_RS;por k / LCD 草鱼 Command/Data 草鱼 Select, 草鱼 0 草鱼 = 草鱼Command, 草鱼 1 草鱼 = 草鱼 Data 草鱼草鱼 wire 草鱼 clk_50m, 草鱼 clk_33m,clk_1;pork草鱼

展开阅读全文