基于FPGA的等精度频率计设计与实现.doc

1、基于 FPGA 的等精度频率计的设计与实现 1 课题研究 概述 草鱼 1.1 课题研究的目的和意义 草鱼 草鱼 在电子技术中 ， 鲤鱼 频率是最基本的参数之一 ， 鲤鱼 并且与许多电参量的测量方案 、 pork测量结果都有十分密切的关系 ， 鲤鱼 因此 ， 鲤鱼 频率的测量就显得更为重要 。 草鱼 测量频率的方法有多种 ,其中电子计数器测量频率具有精度高 、 pork使用方便 、 pork测量迅速 ， 鲤鱼 以及便于实现测量过程自动化等优点 ， 鲤鱼 是频率测量的重要手段之一 。 草鱼 目前常用的测频方案有三种 ：p ork草鱼 方案一 ： pork完全按定义式进行测量 。 草鱼 被测信号 x

2、 经放大整形形成时标X ， 鲤鱼 晶振经 分频形成时基 TR。 草鱼 用时基 TR 开闸门 ， 鲤鱼 累计时标 X 的个数 ， 鲤鱼 则有公式可得 x=1/X=N/TR 。 草鱼 此方案为传统的测频方案 ， 鲤鱼 其测量精度将随被测信号频率的下降而降低 。 草鱼 草鱼 草鱼 草鱼 方案二 ： pork对被信号的周期进行测量 ， 鲤鱼 再利用（频率周期）可得频率 。 草鱼 测周期时 ， 鲤鱼 晶振 R 经分频形成时标 X ， 鲤鱼 被测信号经放在整形形成时基T控制闸门 。 草鱼 闸门输出的计数脉冲 X TR， 鲤鱼 则 TX=NX 。 草鱼 但当被测信号的周期较短时 ， 鲤鱼 会使精度大大下降

3、。 草鱼 草鱼 草鱼 草 鱼 方案三 ： pork等精度测频 ， 鲤鱼 按定义式进行测量 ， 鲤鱼 但闸门时间随被测信号的频率变化而变化 。 草鱼 如图所示 ， 鲤鱼 被测信号 x 经放大整形形成时标 X ， 鲤鱼 将时标X 经编程处理后形成时基 TR。 草鱼 用时基 TR 开闸门 ， 鲤鱼 累计时标 X 的个数 ， 鲤鱼 则有公式可得 x=1/X=N/TR 。 草鱼 此方案闸门时间随被测信号的频率变化而变化 ， 鲤鱼 其测量精度将不会随着被测信号频率的下降而降 。 草鱼 本次实验设计中采用的是第三种测频方案 。 草鱼草鱼 等精度频率计是数字电路中的一个典型应用 ， 鲤鱼 其 总体设计方案有两

4、种 ： pork草鱼 方案一 ： pork采用数字逻辑电路制作 ， 鲤鱼 用 IC拼凑焊接实现 。 草鱼 其特点是直接用现成的 IC组合而成 ， 鲤鱼 简单方便 ， 鲤鱼 但由于使用的器件较多 ， 鲤鱼 连线复杂 ， 鲤鱼 体积大 ， 鲤鱼 功耗大 ， 鲤鱼 焊点和线路较多将使成品稳定度与精确度大打折扣 ， 鲤鱼 而且会产生比较大的延时 ， 鲤鱼 造成测量误差 、 p ork可靠性差 。 草鱼 草鱼 草鱼 草鱼 草鱼 方案二 ： pork采用可编程逻辑器件（ CPLD）制作 。 草鱼 随着现场可编程门阵列 FPGA 的广泛应用 ， 鲤鱼 以 EDA 工具作为开发手段 ， 鲤鱼 运用 VHDL

5、等硬件描述语言语言 ， 鲤鱼 将使整个系统大大简化 ， 鲤鱼 提高了系统的整体性能和可靠性 。 草鱼 ， 鲤鱼 利用 EDA 软件编程 ， 鲤鱼 下载烧制基于 FPGA 的等精度频率计的设计与实现 2 实现 。 草鱼 将所有器件集成在一块芯片上 ， 鲤鱼 体积大大减小的同时还提高了稳定性 ， 鲤鱼 并且可应用 EDA 软件仿真 ， 鲤鱼 调试 ， 鲤鱼 每个设计人员可以充分利用软件代码 ， 鲤鱼 提高开发效率 ，鲤鱼 缩短研发周期 ， 鲤鱼 降低研发成本 。 草鱼 易于进行功能扩展 ， 鲤鱼 可以利用频率计的核心技术 ，鲤鱼 改造成其它产品 。 草鱼 实现方法灵活 ， 鲤鱼 调试方便 ， 鲤鱼

6、 修改容易 。 草鱼草鱼 总体方案比较 :比较以上两种方案 ， 鲤鱼 易见采用后者更优 。 草鱼 因为 采用 FPGA 现场可编程门阵列为控制核心 ， 鲤鱼 通过硬件描述语言 VHDL 编程 ， 鲤鱼 在 MAX+PLUSII 仿真平台上编译 、pork仿真 、 pork调试 草鱼 ， 鲤鱼 并下载到 FPGA 芯片上 ， 鲤鱼 通过严格的测试后 ， 鲤鱼 能够较准确地测量方波 、pork正弦波 、 pork三角波 、 pork矩齿波等各种常用的信号的频率 ， 鲤鱼 而且还能对其他多种物理量进行测量 。 草鱼 草鱼 草鱼 草鱼 草鱼 现场可编程门阵列 FPGA(Field 草鱼 Program

7、mable 草鱼 GateArray)属于 ASIC 产品 ， 鲤鱼 通过软件编程对目标器件的结构和工作方式进行重构 ， 鲤鱼 能随时对设计进行调整 ， 鲤鱼 具有集成度高 、 pork结构灵活 、 pork开发周期短 、 pork快速可靠性高等特点 ， 鲤鱼 数字设计在其中快速发展 。草鱼 草鱼 1.2 草鱼 基于 FPGA 的等精度频率计的发展现状 草鱼 草鱼 在信息技术高度发展的今天 ， 鲤鱼 电子系统数字化已成为有目共睹的趋势 。 草鱼 从传统的应用中小规模芯片构成系统到广泛地应用单片机 ， 鲤鱼 直至今天 FPGA/CPLD 在系统设计中的应用 ， 鲤鱼 电子技术已迈入一个全新的阶段

8、 。 草鱼 传统的硬件设计采用自下而上（ bottom_up）的设计方法 。 草鱼 这种设计方法在系统的设计后期进行仿真和调试 ， 鲤鱼 一旦考 虑不周 ， 鲤鱼 系统设计存在较大缺陷 ， 鲤鱼 就有可能重新设计系统 ， 鲤鱼 使设计周期大大增加 。 草鱼 电子设计自动化 EDA（ Electronic 草鱼 Design 草鱼 Automation）技术是现代电子工程领域的一门新技术 ， 鲤鱼 是一种以计算机为基本工作平台 ,利用计算机图形学拓扑逻辑学 、 pork计算数学以致人工智能学等多种计算机应用科学的最新成果而开发出来的一整套软件工具 。 草鱼 它主要采用并行工程和自顶向下的设计方法

9、 ,从系统设计入手 ,在顶层的功能方框图一级进行仿真 、 pork纠错 ,并用 VHDL、 porkVerilogHDL 等 硬件描述语言对高层次的系统行为进行描述 ,在系统一级进行验证 ,最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表 ,其对应的物理实现级可以是印刷电路板或专用集成电路ASIC。 草鱼 草鱼 VHDL 即超高速集成电路硬件描述语言 ,主要用于数字系统的结构 、 pork功能和接口 。 草鱼 草鱼 基于 FPGA 的等精度频率计的设计与实现 3 等精度频率计是数字电路中的典型应用 ， 鲤鱼 在现代电子领域中是不可缺少的电子测量仪器 。 草鱼 传统的等精度频率计是由中大规模

10、集成电路构成 ， 鲤鱼 但这类频率计会产生比较大的延时 ， 鲤鱼 测量范围较小 ， 鲤鱼 精度不高 ， 鲤鱼 可靠性差且电路复杂 。 草鱼 随着集成电路 技术的发展 ， 鲤鱼 可以将整个系统集成到一个块上 ， 鲤鱼 实现所谓的片上系统（ SOC） 。 草鱼 片上系统的实现将大大减小系统的体积 ， 鲤鱼 降低系统的成本 ， 鲤鱼 提高系统的处理速度和可靠性 。 草鱼草鱼 草鱼 草鱼 草鱼 草鱼草鱼 第 二 章 草鱼 草鱼 FPGA 及 MAX+plusII 草鱼 2.1 草鱼 草鱼FPGA 的简介 ： pork草鱼 目前以硬件描述语言（ Verilog 草鱼 或 草鱼 VHDL）所完成的电路设计

11、 ， 鲤鱼 可以经过简单的综合与布局 ， 鲤鱼 快速的烧录至 草鱼 FPGA 草鱼 上进行测试 ， 鲤鱼 是现代 草鱼 IC 草鱼 设计验证的技 术主流 。草鱼 这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如 AND、 porkOR、 porkXOR、 porkNOT）或者更复杂一些的组合功能比如解码器或数学方程式 。 草鱼 在大多数的 FPGA 里面 ， 鲤鱼 这些可编辑的元件里也包含记忆元件例如触发器（ Flip flop）或者其他更加完整的记忆块 。 草鱼 草鱼草鱼 系统设计师可以根据需要通过可编辑的连接把 FPGA 内部的逻辑块连接起来 ， 鲤鱼就好像一个电路试验板被放在了一个

12、芯片里 。 草鱼 一个出厂后的成品 FPGA 的逻辑块和连接可以按照设计者而改变 ， 鲤鱼 所以 FPGA 可以完成 所需要的逻辑功能 。 草鱼 草鱼草鱼 FPGA 一般来说比 ASIC（专用集成芯片）的速度要慢 ， 鲤鱼 无法完成复杂的设计 ， 鲤鱼而且消耗更多的电能 。 草鱼 但是他们也有很多的优点比如可以快速成品 ， 鲤鱼 可以被修改来改正程序中的错误和更便宜的造价 。 草鱼 厂商也可能会提供便宜的但是编辑能力差的FPGA。 草鱼 因为这些芯片有比较差的可编辑能力 ， 鲤鱼 所以这些设计的开发是在普通的 FPGA上完成的 ， 鲤鱼 然后将设计转移到一个类似于 ASIC 的芯片上 。 草鱼

13、 另外一种方法是用 CPLD（复杂可编程逻辑器件备） 。 草鱼 草鱼草鱼 早在 1980 年代中 期 ， 鲤鱼 FPGA 已经在 PLD 设备中扎根 。 草鱼 CPLD 和 FPGA 包括了一些相对大数量的可以编辑逻辑单元 。 草鱼 CPLD 逻辑门的密度在几千到几万个逻辑单元之间 ， 鲤鱼 而 FPGA 通常是在几万到几百万 。 草鱼 草鱼草鱼 CPLD 和 FPGA 的主要区别是他们的系统结构 。 草鱼 CPLD 是一个有点限制性的结构 。草鱼 这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器 。 草鱼 这样的结果是缺乏编辑灵活性 ， 鲤鱼 但是却有可以预计的延

14、迟时间和逻辑单元基于 FPGA 的等精度频率计的设计与实现 4 对连接单元高比率的优点 。 草鱼 而 FPGA 却是有很多的连接单元 ， 鲤鱼 这 样虽然让它可以更加灵活的编辑 ， 鲤鱼 但是结构却复杂的多 。 草鱼 草鱼草鱼 CPLD 和 FPGA 另外一个区别是大多数的 FPGA 含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体 。 草鱼 一个因此有关的重要区别是很多新的 FPGA 支持完全的或者部分的系统内重新配置 。 草鱼 允许他们的设计随着系统升级或者动态重新配置而改变 。 草鱼 一些 FPGA 可以让设备的一部分重新编辑而其他部分继续正常运行 。 草鱼 草鱼草鱼 2.1.1

15、 草鱼FPGA 工作原理 草鱼 FPGA 采用了逻辑单元阵列 LCA（ Logic 草鱼 Cell 草鱼 Array）这样一个概念 ， 鲤鱼 内部包括可配置逻辑模块 CLB（ Configurable 草鱼 Logic 草鱼 Block） 、 pork输出输入模块 IOB（ Input 草鱼Output 草鱼 Block）和内部连线（ Interconnect）三个部分 。 草鱼 FPGA 的基本特点主要有 ：p ork 草鱼草鱼 1）采用 FPGA 设计 ASIC 电路 ， 鲤鱼 用户不需要投片生产 ， 鲤鱼 就能得到合用的芯片 。 草鱼 草鱼草鱼 2） FPGA 可做其它全定制或半定制 A

16、SIC 电路的中试样片 。 草鱼 草鱼草鱼 3） FPGA 内部有丰富的触发器和 I O 引脚 。 草 鱼 草鱼草鱼 4） FPGA 是 ASIC电路中设计周期最短 、 pork开发费用最低 、 pork风险最小的器件之一 。草鱼 草鱼草鱼 5) 草鱼 FPGA 采用高速 CHMOS 工艺 ， 鲤鱼 功耗低 ， 鲤鱼 可以与 CMOS、 porkTTL 电平兼容 。 草鱼 草鱼草鱼 可以说 ， 鲤鱼 FPGA 芯片 是小批量系统提高系统集成度 、 pork可靠性的最佳选择之一 。 草鱼 草鱼草鱼 FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的 ， 鲤鱼 因此 ， 鲤鱼 工作时需要

17、对片内的 RAM 进行编程 。 草鱼 用户可以根据不同的配置模式 ， 鲤鱼 采用不同的编程方式 。 草 鱼 草鱼草鱼 加电时 ， 鲤鱼 FPGA 芯片将 EPROM 中数据读入片内编程 RAM 中 ， 鲤鱼 配置完成后 ， 鲤鱼 FPGA进入工作状态 。 草鱼 掉电后 ， 鲤鱼 FPGA 恢复成白片 ， 鲤鱼 内部逻辑关系消失 ， 鲤鱼 因此 ， 鲤鱼 FPGA 能够反复使用 。 草鱼 FPGA 的编程无须专用的 FPGA 编程器 ， 鲤鱼 只须用通用的 EPROM、 porkPROM 编程器即可 。 草鱼 当需要修改 FPGA 功能时 ， 鲤鱼 只需换一片 EPROM 即可 。 草鱼 这样

18、， 鲤鱼 同一片 FPGA，鲤鱼 不同的编程数据 ， 鲤鱼 可以产生不同的电路功能 。 草鱼 因此 ， 鲤鱼 FPGA 的使用非常灵活 。 草鱼 草鱼草鱼 2.1.2 草鱼FPGA 配置模式 草鱼 FPGA 有多种配置模式 ： pork并行主模式为一片 FPGA 加一片 EPROM 的方式 ； pork主从模式可以支持一片 PROM 编程多片 FPGA； pork串行模式可以采用串行 PROM 编程 FPGA； pork外基于 FPGA 的等精度频率计的设计与实现 5 设模式可以将 FPGA 作为微处理器的外设 ， 鲤鱼 由微处理器对其编程 。 草鱼草鱼 如何实现快速的时序收敛 、 pork降

19、低功耗和成本 、 pork优化时钟管理并降低 FPGA 与 PCB 并行设计的复杂性等问题 ， 鲤鱼 一直是采用 FPGA 的系统设计工程师需要考虑的关键问题 。草鱼 如今 ， 鲤鱼 随着 FPGA 向更高 密度 、 pork更大容量 、 pork更低功耗和集成更多 IP 的方向发展 ， 鲤鱼系统设计工程师在从这些优异性能获益的同时 ， 鲤鱼 不得不面对由于 FPGA 前所未有的性能和能力水平而带来的新的设计挑战 草鱼草鱼 2.1.3. 草鱼基于 HDL 的 FPGA 设计流程 草鱼 (1)设计流程图 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草

20、鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 （ 1）设计定义 （ 2） HDL 实现 （ 3）功能仿真 （ 4）逻辑综合 （ 5）前仿真 （ 6）布局布线 逻辑仿真器 逻辑综合器 FPGA 厂家工具 逻辑仿真器 基于 FPGA 的等精度频率计的设计与实现 6 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 说明 ： p ork草鱼 1、 p ork逻辑仿真器主要指 modelsim， 鲤鱼 Verilog-XL 等 。 草鱼草鱼 2、 pork逻辑综合器主要指 LeonardoSpectrum、 porkSynplify、 porkFPGA 草鱼 Express/FPGA 草鱼 Compiler等

21、 。 草鱼草鱼 3、 porkFPGA 厂家工具指的是如 Altera 的 Max+PlusII、 porkQuartusII， 鲤鱼 Xilinx 的Foundation、 p orkAlliance、 porkISE4.1 等 。 草鱼草鱼 (2)关键步骤的实现 草鱼 （ a） 草鱼功能仿真 草鱼 草 鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 说明 ： p ork草鱼 “调用模块的行为仿真模型”指的是 RTL 代码中引用的由厂家提供的宏模块/IP， 鲤鱼 如 Altera 草鱼 提供的 LPM 库中的乘法器 、 pork存储器等部件的行为模型 。 草鱼草鱼 RT

22、L 代码 逻辑仿真器 调用模块的 行为仿真模型 测试数据 测试程序 （ test bench） （ 7）后仿真 （ 9）在系统测试 逻辑仿真器 （ 8）静态时序分析 基于 FPGA 的等精度频率计的设计与实现 7 (b)逻辑综合 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 说明 ： p ork草鱼 “调用模块的黑盒子接口”的导入 ， 鲤鱼 是由于 RTL 代码调用了一些外部模块 ， 鲤鱼 而这些外部模块不能被综合或无需综合 ， 鲤鱼 但逻辑综合器需要其接口的定义来检查逻辑并保留这些模块的接口 。 草鱼草鱼 (c)前仿真 草鱼 草鱼 草鱼

23、 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 RTL 代码 逻辑综合器 调用模块的 黑盒子接口 设置综合目标和约束条件 EDIF 网表 （ netlist） HDL 网表 （ netlist） 基于 FPGA 的等精度频率计的设计与实现 8 草鱼 草鱼 草鱼 草鱼 草鱼 说明 ： p ork草鱼 一般来说 ， 鲤鱼 对 FPGA 设计这一步可以跳过不做 ， 鲤鱼 但可用于 debug 综合有无问题 。 草鱼草鱼 (d)布局布线 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 (e)后仿真 （时序仿真） 草鱼 草鱼 草鱼 草鱼 逻辑综合器

24、 HDL 网表 （ netlist） 逻辑仿真器 测试数据 调用模块的 行为仿真模型 测试程序 （ test bench） 逻辑综合器 EDIF 网表 （ netlist） FPGA 厂家工具 调用模块的 综合模型 设置布局布线约束条件 HDL 网表 （ netlist） SDF 文件 （标准延时格式） 测试数据 下载 /编程文件 基于 FPGA 的等精度频率计的设计与实现 9 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 草鱼 2.2 草鱼Max+plus概述 草鱼 草鱼 Max+plus 是 Altera 公司提供的 FPGA/CPLD 开发集成环境 ， 鲤鱼 Alte

25、ra 是世界上最大可编程逻辑器件的供应商之一 。 草鱼 Max+plus 界面友好 ， 鲤鱼 使用便捷 ， 鲤鱼 被誉为业界最易用易学的 EDA 软件 。 草鱼 在 Max+plus 上可以完成设计输入 、 pork元件适配 、 pork时序仿真和功能仿真 、 pork编程下载整个流 程 ， 鲤鱼 它提供了一种与结构无关的设计环境 ， 鲤鱼 是设计者能方便地进行设计输入 、 p ork快速处理和器件编程 。 草鱼 草鱼草鱼 2.2.1 草鱼Max+plus开发系统的特点 草鱼 （ 1） 开放的界面 草鱼草鱼 Max+plus 支持与 Cadence， 鲤鱼 Exemplarlogic， 鲤鱼

26、Mentor 草鱼 Graphics， 鲤鱼 Synplicty，鲤鱼 Viewlogic 和其它公司所提供的 EDA 工具接口 。 草鱼 草鱼草鱼 （ 2） 与结构无关 草鱼草鱼 Max+plus 系统的核心 Complier 支持 Altera 公司的 FLEX10K、 porkFLEX8000、porkFLEX6000、 porkMAX9000、 porkMAX7000、 porkMAX5000 和 Classic 可编程逻辑器件 ， 鲤鱼 提供了世界上唯一真正与结构无关的可编程逻辑设计环境 。 草鱼 草鱼草鱼 （ 3） 完全集成化 草鱼草鱼 Max+plus 的设计输入 、 pork处

27、理与较验功能全部集成在统一的开发环境下 ， 鲤鱼 这样可以加快动态调试 、 p ork缩短开发周期 。 草鱼 草鱼草鱼 （ 4） 丰富的设计库 草鱼草鱼 FPGA 厂家工具 HDL 网表 （ netlist） SDF 文件 （标准延时格式） 逻辑仿真器 FPGA 基本单元仿真模型 测试程序 （ test bench） 基于 FPGA 的等精度频率计的设计与实现 10 Max+plus 提供丰富的库单元供设计者调 用 ， 鲤鱼 其中包括 74 系列的全部器件和多种特殊的逻辑功能（ Macro-Function ）以及新型的参数化的兆功能（ Mage-Function） 。 草鱼 草鱼草鱼 （ 5

28、） 模块化工具 草鱼草鱼 设计人员可以从各种设计输入 、 pork处理和较验选项中进行选择从而使设计环境用户化 。 草鱼 草鱼草鱼 （ 6） 硬件描述语言（ HDL） 草鱼草鱼 Max+plus 软件支持各种 HDL设计输入选项 ， 鲤鱼 包括 VHDL、 porkVerilog 草鱼 HDL和 Altera自己的硬件描述语言 AHDL。 草鱼 草鱼草鱼 （ 7） Opencore 特征 草鱼草鱼 Max+plus 软件具有开放核的特点 ， 鲤鱼 允许设计人员添加自己认为有价值的宏函数 。 草鱼 草鱼草鱼 第 三 章 草鱼 草鱼 等精度频率计 的设计原理 草鱼 草鱼 3.1 草鱼 设计要求 :

29、 草鱼草鱼 （ 1）对于频率测试功能 ， 鲤鱼 测频范围为 0.1 草鱼 Hz 200 草鱼 MHz； pork对于测频精度 ， 鲤鱼 测频全域相对误差恒为百万分之一 。 草鱼草鱼 （ 2）对于周期测试功能 ， 鲤鱼 信号测试范围与精度要求与测频功能相同 。 草鱼草鱼 （ 3）对于脉宽测试功能 ， 鲤鱼 测试范围为 0.l 草鱼 us 1s， 鲤鱼 测试精 度为 0.01 草鱼 us。 草鱼草鱼 （ 4）对于占空比测试功能 ， 鲤鱼 测试精度为 1% 99%。 草鱼草鱼 3.2 草鱼 频率测量 草鱼 众所周知 ， 鲤鱼 所谓 “ 频率 ” 就是周期性信号在单位时间 (1s)内变化的次数 。 草

30、鱼 若在一定时间间隔 T 内测得这个周期性信号的重复变化次数 N， 鲤鱼 则其频率可衰示为 f=N/T 草鱼 。草鱼 草鱼 等精度频率计测频率的原理框图可示如图 1(a)。 草鱼 其中脉冲形成电路的作用是 ： pork将被测信号变成脉冲信号 ， 鲤鱼 其重复频率等于被测频率 fx。 草鱼 时间基准信号发生器提供标准的时间脉冲信号 、 pork若其周期为 1s。 草鱼 则门控电路的输出信号持续时间亦准确地等于1s。 草鱼 闸门电路由标准秒信号进行控制 ， 鲤鱼 当秒信号来到时 ， 鲤鱼 闸门开通被测脉冲信号通过闸门送到计数译码显示电路 。 草鱼 秒信号结束时闸门关闭 ， 鲤鱼 计数器停止计数 ， 鲤鱼 各点的 波 形如图 1(b)所示 。 草鱼 由于计数器计得的脉冲数 N 是在 1 秒时间内的累计数 草鱼 所以被测频率 fx=NHz。 草鱼 草鱼 草鱼