432基于ISE的仿真在代码编写完毕后，需要借助于测试平台来验证所设计的模块是否满足要求ISE提供了两种测试平台的建立方法，一种是使用HDLBencher的图形化波形编辑功能编写，另一种就是利用HDL语言。由于后者使用简单、功能强大，所以本节主要介绍基于Verolog语言的测试平台建立方法。1. 测试波形法在ISE中创建testbench波形，可通过HDLBencher修改，再将其和仿真器连接起来，再验证设计功能是否正确。首先在工程管理区将Sourcesfor设置为BehavioralSimulation,然后在任意位置单击鼠标右键，在弹出的菜单中选择“NewSource”命令，然后选中“TestBenchWaveForm类型，输入文件名为“test_bench,点击Next进入下一页。这时，工程中所有VerilogModule的名称都会显示出来，设计人员需要选择要进行测试的模块。由于本工程只有一个模块，所以只列出了test，如图4-30所示。图4-30选择待测模块对话框用鼠标选中test，点击“Next后进入下一页，直接点击“Finish按键
