摘要：综合问题是FPGA设计过程中的关键环节，综合的结果就是系统设计的硬件结构，决定了系统的性能文章通过RTI电路模型来分析代码风格对综合结果的影响，介绍了著名的DC综合器的综合约束模型.为FPGA设计者提供最佳的综合设计策略.随着计算机技术和微电子技术的发展，ASIC（ApplicationSpecificIntegratedCircuit，专用集成电路）设计或SoC（SystemonaChip，单片系统）设计成为电子电路设计的重要课题使用硬件描述语言Verilog（或VHDL）在FPGA（FieldProgrammableGateArray，现场可编程门阵列）器件上开发产品或进行ASIC的原型设计与验证的EDA（ElectronicDesignAutomation，电子设计自动化）技术可有效降低产品上市风险，降低开发成本，缩短产品上市周期，受到了电子工程师的青睐.这种以硬件描述语言和综合技术为核心的EDA技术，综合问题在设计中起着关键作用综合就是逻辑综合器根据约束条件把Verilog（或VHDL）描述的RTL（RegisterTransferLevel，寄存器传输级）
