电子课程设加减法运算电路设计学院：电信息工程学院专业：电气工程及其自动化班级：姓名：学号：指导老师：2014年12月19日加减法运算电路设计一、设计任务与要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，2.作减法运算时被减数要大于或等于减数。3.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。4系统所用5V电源自行设计。二、总体框图2.分析：如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）和（0111），同时在两个七段译码显示器上显示出对应的十进制数229和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。例如：若选择加法运算方式，则（1001）+（0111）=（10000）十进制9+7=16,222并在七段译码显示器上显示16；
