课设报告课程名称集成电路设计方向综合课程设计实验工程加法器实验仪器PC机、candence软件系别理学院XX杨凯实验日期成绩目录一、概述31.1课题背景41.2课题意义5二、设计流程6三、课设内容6四、实验原理74.1 加法器根本原理74.1.1 半加器根本原理74.1.2 全加器根本原理84.2.镜像加法器11五、上机步骤：135.1.画电路图步骤135.2 画幅员步骤14六、加法器电路图：156.1 原理图：156.2 全加器电路图构造166.3 自己画的电路图166.4 波形验证：176.5 TRAN瞬态分析176.6 波形输出参数186.7 28管全加器网表206.8 仿真波形216.9 编译仿真波形结果分析21七、幅员设计227.1 幅员22幅员Layout是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。幅员的设计有特定的规那么，这些规那么是集成电路制造厂家根
