SerDes知识详解一、SerDes的作用11并行总线接口在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据，图1.1演示了系统和源同步并行接口。Systemsynchnonou5intEffat已dkTxdataTxelk占忖回RxClkrcfelkTkdataTxelkdataRxsourceiynchrorousinterfaceFigureLitraditionaldatatran&ferinterface随着接口频率的提高，在系统同步接口方式中，有几个因素限制了有效数据窗口宽度的继续增加。 时钟到达两个芯片的传播延时不相等(clockskew) 并行数据各个bit的传播延时不相等(dataskew) 时钟的传播延时和数据的传播延时不一致(skewbetweendataandclock)虽然可以通过在目的芯片(chip#2)内用PLL补偿时钟延时差(clockskew)，但是PVT变化时，时钟延时的变化量和数据延时的变化量是不一样的。这又进
