时序电路设计实 验 目 的 : 1 掌握条件语句在简单时序模块设计中的使用。2 学习在Verilog模块中应用计数器。实 验 环 境 :Windows 7、MAX+Plus10等。实 验 内 容 : 1 模为60的8421BCD码加法计数器的文本设计及仿真。2 BCD码七段数码管显示译码器的文本设计及仿真。3 用For语句设计和仿真七人投票表决器。4 1/20分频器的文本设计及仿真。实 验 过 程 : 一、模为60的8421BCD码加法计数器的文本设计及仿真:(1)新建文本:选择菜单File下的New,出现如图5.1所示的对话框,在框中选中“Text Editor file”,按“OK”按钮,即选中了文本编辑方式。 图5.1 新建文本(2)另存为Verilog编辑文件,命名为“count60.v”如图5.2所示。(3)在编辑窗口中输入程序,如图5.3所示。 图5.2 另存为.V编辑文件 图5.4 设置当前仿真的文本设计
Copyright © 2018-2021 Wenke99.com All rights reserved
工信部备案号:浙ICP备20026746号-2
公安局备案号:浙公网安备33038302330469号
本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。