1、- 0 - 2013 年全国大学生电子设计竞赛 基于 FPGA 数字频率计 （ F 题） 【 134103 组】 2013 年 9 月 6 日 1 摘要 EDA 技术的发展，改变了传统的电子设计方法。 FPGA 等大规模可编程逻辑器件的广泛应用，使电子设计变得和软件编程一样方便快捷。电子设计技术的进步，也改变了传统频率计的设计方法。常用的频率测量方法既有模拟的利用电路频率特性测量频率的方法，又有利用脉冲计数测量频率的数字方法。随着数字电路技术的发展，以脉冲计数法为基础衍生出各种改进型的数字测频方法，在测量精度、测量 响应的快速性等方面都有了很大提高。 本文分析了直接测频法和周期测频法的测量原理
2、，说明了这两种测频方法产生士 1 个计数误差的原因。并给出了设计总体方案 ,还对频率计的附件模块进行了硬件设计，使频率计成为一个完整的频率测量系统。 关键词 :数字频率计 ,频率测量 ,EDA,FPGA,Verilog HDL 语言 2 Abstract The development of EDA technology, changed the traditional method of electronic design.FPGA, such as the wide application of large-scale programmable logic devices, make el
3、ectronic design and software programming as convenient and quick.The progress of electronic design technology, has changed the traditional design method of frequency meter.Commonly used frequency measurement method both simulated using circuit frequency characteristics, the method of measuring frequ
4、ency and using the method of digital pulse counting measuring frequency.Along with the development of the digital circuit technology, based on pulse counting method derived from a variety of advanced digital frequency measurement method, the measuring accuracy and rapidity of response, etc have grea
5、tly improved. This paper analyzes the direct frequency measurement method and principle of measurement of the cycle frequency measuring method, illustrates the two methods of measuring frequency and 1 counting error causes.And presents the overall scheme design, also the hardware design of frequency
6、 meter accessories modules, make frequency meter a complete frequency measurement system. Keywords: digital frequency meter, frequency measurement, EDA and FPGA, VerilogHDL language 3 目 录 第 1 节 引言 2 1.1 数字频率计概述 2 1.2 频率测量仪的设计思路与频率的计算 2 1.3 基本设计原理 3 第 2节 数字频率计（低频）的硬件结构设计 4 2.1 系统硬件的构成 4 2.2 系统工作原理图 4
7、 2.3AT89C51 单片机及其引脚说明 5 2.4 信号调理及放大整形模块 7 2.5 时基信号产生电 路 7 2.6 显示模块 8 第 3 节 软件设计 12 3.1 定时计数 12 3.2 量程转换 12 3.3 BCD 转换 12 3.4 LCD 显示 12 第 4 节 结束语 13 参考文献 14 附录 汇编源程序代码 15 4 基于 FPGA 数字频率计 （ F 题） 【 134103 组】 引言 测量频率是电子测量技术中最常见的测量之一，不少物理量的测量，如时间、速度等都涉及到或本身可转化为频率的测量。目前市场上有各种多功能、高精度、高频率的数字频率计，但价格不菲，而在实际工程
8、中，并不是对所有信号的频率测量都要求达到非常高的精度，所以，采用低成本的数字频率计来实现该方案非常合适。 1 频率计的总体设计方案 数字频率计分别由 FPGA 控制模块、时钟模块、信号整形模块、电源电路。由 FPGA 器件完成测频、显示控制等核心数字电路的功能。频率计的总体设计方案如图 4-1 所示： 图 1 频率计的总体设计方案 频率测量部分采用多周期同步测频法，该方法实现了频率的等精度测量，测量精度只和基准频率信号的频率、精度以及闸门开启时间有关，和被测信号的频率无关，可实现宽范围的等精度频率测量，频率测量部分的被测信号来自于信号整形模块，因为所有的脉冲计数测频法只能接收脉冲信号，所以被测
9、信号必须经过整形，形成和被测信号同频的脉冲信号。 5 频率测量部分的基准频率 (时钟 )信号由“基准频率 (时钟 )信号模块”产生。闸门信号发生器产生预置闸门信号，因为是编程实现，所有该闸门信号的开启时长可通过编程修改。运算器通过公式ccxx fNNf 计算被测信号的频率值，运算器的运算包括乘法和除法两种运算。显示控制部分包括 BCD 码转换器、译码锁存器两个子模块。运算器得到的频率值是二进制形式的 ，要以十进制的形式显示出来，必须经过 BCD 码转换器，按照 BCD 码的形式转换为十进制。频率计的显示部分使用 7 段数码管，所以译码、锁存器需完成 BCD 码的显示译码，并且还要有译码所存功能
10、。 1.1 方案的论证与选择 1.1 数字频率计概述 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。 它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间内变化的物理量。 在进行模拟、数字电路的设计、安装、调试过程中， 由于其使用十进制数显示，测量迅 速，精确度高，显示直观， 经常要用到频率计。 本数字频率计将采用定时、计数的方法测量频率，采用一个 1602LCD 显示器显示。测量范围从 1Hz 10MHz 的正弦波、方波、矩形波，闸门时间为 1S。并用FPGA 实现自动测量功能。 基本设计原理是直接用十进制数字显
11、示被测信号频率的一种测量装置。它以测量周期的方法对正 弦波、方波、矩形波的频率进行自动的测量。 1.2 数字频率计的设计思路与频率的计算 数字频率计的设计思路主要是：对信号分频，测量一个或几个被测量信号周期中已知标准频率信号的周期个数，进而测量出该信号频 率的大小，其原理如右图图 2 频率测量原理图 6 1所示。 若被测量信号的周期为，分频数 m1，分频后信号的周期为 T，则： T=m1Tx 。由图可知： T=NTo （注： To为标准信号的周期，所以 T为分频后信号的周期，则可以算出被测量信号的频率 f。） 1.3 等精度测频原理分析 1.3.1 等精度测频原理 基于传统测频原理频率计的测量
12、精度随被测量信号频率的下降而下降，在实用中有较大的局限性，等精度测频的方法是在直接测频方法的基础上发展起来的，它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，避除了对被 测信号计数所产生的 1 个字的误差，并在达到了整个测试频段的等精度测量，其测频原理如下图所示： 图 3 等精度测频时序图 在测量过程中，有两个计数器分别对标准信号和被测信号同事计数，首先给出闸门开启信号（预置闸门上升沿），此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数，然后预置闸门关闭信号（下降沿）到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束，完成
13、一次检测过程，可以看出，实际闸门 时间 t与预置闸门时间 t1并不是严格相等的，但差值不超过被测信号的一个周期。 1.3.2 误差分析 设在一次实际闸门时间 t中的计数器对被测信号的计数值为 N，标准信号的频率为 f， 7 则被测信号的频率为 ssxx fNNf （ 1） 由式（ 1）可知，若忽略标频 sf 的误差，则等精度测频可能产生的相对误差 %1 0 0 xe xxe f ff（ 2） 其中 xef 为被测信号频率的准确值，在测量中，由于 xf 计数的起停时间都是由该信号 的上升沿触发的，在闸门时间 t内对 xf 的计数 N 无误差（ xx TNt ）；对 xf 的计数 N 最多相差一个
14、数的误差，即 1xN，其测量的频率为 sss xxe fNN Nf （ 3） 将式（ 1）和（ 3）代入（ 2），并整理得 ssss tfNNN 11 （ 4） 由上式可以看出，测量频率的相对误差与被测信号频率的大小无关，仅与闸门时间和标准信号的频率有关，即实现了整个测试频段的等精度测量，闸门时间越长，标准频率越高测频的相对误差就越小，标准频率可由稳定度好、精度高的高频率晶体振荡器产生，以保证测量精度不变的前提下，提高标准信号的频率，可是闸门时间缩短，即提高测试速度。 1.3.2 周期测频法误差及测频范围分析 周期测频法的测量误差仍然是来源于计数误差和基准频率信号的误差。周期测频法的测量误差可
15、表示为 : 8 ccccxx ffNffNNff 1 (1) 进一步推倒可得： fcfffff ccxxx （ 2） 可见，被测频率 xf 越低，使用的基准频率信号的频率关越高，周期测频法的相对误差xxff 越小，测量的精度越高。同样考虑 k位二进制计数器的最大计数值 12max kN 有 cx TNT max ，即 : maxNff cx （ 3） 同时还要求基准频率信号的频率 cf 不大于计数脉冲频率最大允许值为 maxf ，即 : maxffc （ 4） 为了满足相对误差小于精度 ， xf 还应满足： cccx ffff （ 5） 所以，使用周期测频法时被测信号的频率范围应为 : cccxc ffffN f m a x（ 6） 9 第 2节 数字频率计（低频）的硬件结构设计 2.1 系统硬件的构成 本频率计的数据采集系统 主要元器件是单片机 AT89C51，由它完成对待测信号频率的计数和结果显示等功能，外部还要有分频器、显示器等器件。可 分为以下几个模块：放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD 显示模块。各模块关系图如图 2 所示： 图 2 数字频率计功能模块 2.2 系统工作原理图 该系统工作的总原理图如图 3 所示： 显示时基电路倍频锁相放大整形单片机被测信号
