1、 1 1 绪论 1.1 引言 任意波形发生器己成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。直接数字频率合成 (DDS)是二十世纪七十年代初提出的一种个数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。由于现场可编程门阵列 (FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现 DDS技术，极大的提高信号发生器的性能，降低生产成木。 1.2 背景与意义 随着科技的不断发展，电子技术获得了飞速的发展，有力的推动了生产力的发展和社会信息化程度的提高，电子 行业也经历着日新月异的变化。信号发生器是实验室的常用仪器之一，设计信号发生器具有实
2、际应用的意义。波形发生器即通常所说的信号发生器是一种常用的信号源，它具有信源的所有特点。信号源有很多种，包括正弦波信号源、函数发生器、脉冲发生器、扫描发生器、任意波形发生器、合成信号源等。 波形发生器广泛应用于通信、雷达、测控、电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，和示波器、电压表、频率计等仪器一样是最普通、最基本也是应用最广泛的电子仪器之一，几乎所有电参量的测量都要用到波形发 生器。随着现代电子技术的飞速发展，现代电子测量工作对波形发生器的性能提出了更高的要求，不仅要求能产生正弦波、方波等标准波形，还能根据需要产生任意波形，且操作方便，输出波
3、形质量好，输出频率范围宽，输出频率稳定度、准确度及分辨率高，频率转换速度快且频率转换时输出波形相位连续等。可见，为适应现代电子技术的不断发展和市场需求，研究制作高性能的任意波形发生器十分有必要，而且意义重大。一般传统的信号发生器都采用谐振法，即用具有频率选择性的回路来产生正弦振荡，获得所需频率。这种信号发生器虽然具有输出信号频率范围宽，结构简 单等优点，但输出波形单一，不能产生任意波形，且频率稳定度和准确度较差，频率准确度低。 因此传统的信号发生器己经越来越不能满足现代电子测量的需要，正逐步退出历史舞台。而基于频率合成技术制成的信号发生器，由于可以获得很高的频率稳定度和精确度，因此发展非常迅速
4、，尤其是最近随着现代电子技术的不断发展，其应用更是有了质的飞跃。 1.3 课题研究现状和应用 信号发生器是能够产生大量的标准信号和用户定义信号，并保证高精度、高稳定性、2 可重复性和易操作性的电子仪器。函数波形发生器具有连续的相位变换、和频率稳定 性等优点，不仅可以模拟各种复杂信号，还可对频率、幅值、相移、波形进行动态、及时的控制，并能够与其它仪器进行通讯，组成自动测试系统，因此被广泛用于自动控制系统、振动激励、通讯和仪器仪表领域。在 70年代前，信号发生器主要有两类 :正弦波和脉冲波，而函数发生器介于两类之间，能够提供正弦波、余弦波、方波、三角波、上弦波等几种常用标准波形，产生其它波形时，需
5、要采用较复杂的电路和机电结合的方法。这个时期的波形发生器多采用模拟电子技术，而且模拟器件构成的电路存在着尺寸大、价格贵、功耗大等缺点，并且要产生较为复杂的信号波形， 则电路结构非常复杂。同时，主要表现为两个突出问题，一是通过电位器的调节来实现输出频率的调节，因此很难将频率调到某一固定值 ;二是脉冲的占空比不可调节。 在 70年代后，微处理器的出现，可以利用处理器、户了 D和 D/A，硬件和软件使波形发生器的功能扩大，产生更加复杂的波形。这时期的波形发生器多以软件为主，实质是采用微处理器对 DAC 的程序控制，就可以得到各种简单的波形。 90 年代末，出现几种真正高性能、高价格的函数发生器、但是
6、 HP公司推出了型号为 HP77OS 的信号模拟装置系统，它由 HP877OA 任意波 形数字化和 HP1776A 波形发生软件组成。 HP877OA 实际上也只能产生 8中波形，而且价格昂贵。不久以后， Analogic公司推出了型号为 Data 一 2020 的多波形合成器， Lecroy 公司生产的型号为 9100 的任意波形发生器等。 到了二十一世纪，随着集成电路技术的高速发展，出现了多种工作频率可过 GHz 的DDS 芯片，同时也推动了函数波形发生器的发展， 2005 年 Agilent 能够产生高达 50OMHz的频率，采样的频率可达 1.25GHz。由上面的产品可以看出，函数波形
7、发生器发展很快近几年来，国际上波形发 生器技术发展主要体现在以下几个方面 : 1.过去由于频率很低应用的范围比较狭小，输出波形频率的提高，使得波形发生器能应用于越来越广的领域。波形发生器软件的开发正使波形数据的输入变得更加方便和容易。波形发生器通常允许用一系列的点、直线和固定的函数段把波形数据存入存储器。同时可以利用一种强有力的数学方程输入方式，复杂的波形可以由几个比较简单的公式复合成 v=f(t)形式的波形方程的数学表达式产生。从而促进了函数波形发生器向任意波形发生器的发展，各种计算机语言的飞速发展也对任意波形发生器软件技术起到了推动作用。目前 可以利用可视化编程语言 (如 Visual B
8、asic， Visual C 等等 )编写任意波形发生器的软面板，这样允许从计算机显示屏上输入任意波形，来实现波形的输入。 2.与 VXI 资源结合。目前，波形发生器由独立的台式仪器和适用于个人计算机的插卡以及新近开发的 VXI 模块。由于 VXI 总线的逐渐成熟和对测量仪器的高要求，在很多领域需要使用 VXI 系统测量产生复杂的波形， VXI 的系统资源提供了明显的优越性，但由于开发 VXI 模块的周期长，而且需要专门的 VXI 机箱的配套使用，使得波形发生器 VXI3 模块仅限于航空、军事及国防等大 型领域。在民用方面， VXI 模块远远不如台式仪器更为方便。 3.随着信息技术蓬勃发展，台
9、式仪器在走了一段下坡路之后，又重新繁荣起来。不过现在新的台式仪器的形态，和几年前的己有很大的不同。这些新一代台式仪器具有多种特性，可以执行多种功能。而且外形尺寸与价格，都比过去的类似产品减少了一半。 1.4 波形发生器的几种实现方式 任意波形发生器得实现方案主要有程序控制输出、 DMA 输出、可变时钟计数器寻址和直接数字频率合成等多种方式。 1.4.1 程序控制输出方式 计算机根据波形的函数表达式，计算出一系列波 形数据瞬时值，并定时地逐个传送给 D/A 转换器，合成出所需要的波形。这种方式具有电路简单、实现方便等特点。但数据输出定时不准确，会影响信号的频率和相位 ;波形数据输出依靠指令的执行
10、来完成，当需要同时输出多个信号时，相邻信号通道的输出存在时间差 ;受计算机运行速度的限制，输出信号的频率较低。 1.4.2 DMA 输出方式 DMA(direct memo access)方式输出不依赖于程序的执行，由 DMA 控制器申请总线控制权，通过地址总线给出存储器的地址信号，同时选通存储器和 D/A 转换器，在两者之间建立直接的数据 通道，使存储器相应单元中的波形数据传送给 D/A 转换器转换后输出信号。 DMA 方式输出信号，可以大大提高信号的数据输出速率。但也存在一些问题，如波形输出期间，微处理器因为失去了总线控制权，无法进行其他操作 ;在一个 DMA 操作中，只能在一个 D/A
11、转换器和存储器之间传送数据，无法实现多通道的信号输出。 1.4.3 可变时钟计数器寻址方式 采用可变时钟计数器寻址波形存储器表，该方法是一种传统型任意波形发生器。原理框图如图 1-1 所示。 计 时 器 波 形 R O M D / A 转 换 器 低 通 滤 波 器可 变 时 钟 源图 1-1 可变时钟计时器寻址波形发 生器 计数器实际上是一个地址发生器，计数器的触发时钟脉冲由一个频率可以控制的频率发生器产生，通过改变频率发生器的频率设置值，实现调整计数器产生的地址变化速4 率，从而改变输出的任意波形的频率。计数器产生的地址码提供读出存储器中波形数据所需要的地址信号，波形数据依次读出后送至高速
12、 D/A 转换器，将之转变为模拟量，经低通滤波器后输出所需的波形。可见传统的任意波形发生器采用可变时钟和计数器寻址波形存储器表，此方法的优点是产生的地址连续，输出波形质量高。但其取样时频率较高，对硬件的 要求也较高，而且常需多级分频或 采用高性能的锁相环，其中分频式的任意波形发生器频率分辨率低，锁相式的任意波形发生器频率切换速度慢。 1.4.4 直接数字频率合成方式 DDS(direct digital synthesizer)是在一组存储器单元中按照信号波形数据点的输出次序存储了将要输出波形的数据，在控制电路的协调控制下，以一定的速率，周而复始地将波形数据依次发送给 D/A 转换器转换成相应
13、的模拟信号。由于用硬件电路取代了计算机的控制，信号输出稳定度高。如需更新输出信号，不必改动任何线路和元器件，只需改写存储器中的波形数据即可。更主要 的是，可以将微处理器从信号输出的负担中解脱出来。如图 1-2 为其工作框图。 图 1-2 直接频率合成器框图 1.5 本文研究的内容 采用 FPGA 的方法设计信号发生器可以产生频率比较高的信号，例如频率为几 M 的正弦波。通常正弦波产生的方法是采用 MCU+DDS 的方法，但是由于 DDS 的造价比较高，所以在指标要求不高的情况下，可以使用 FPGA 来实现 DDS 频率合成的原理来产生较高频率的正弦波，任意波形的信号也是如此。 课题基 于 FP
14、GA的信号发生器的设计主要研究内容为 DDS 基数及其 FPGA的实现。相位累加器 波形 ROM D/A 转换 低通滤波 信号输出 时钟 K 5 其目的在于让设计者能掌握 DDS 的原理及其设计思路，具体的了解 EDA 技术流程，熟悉硬件描述语言设计功能电路，并最终检验设计的设计能力。 随着我国的经济日益增长，社会对电子产品的需求量也就越来越大，目前，我国的电子产品市场正在迅速的壮大，市场前景广阔。 FPGA(Field Programmable Gate Array,现场可编程门阵列 )在 现 代 数 字电 路 设 计 中 发 挥 着 越 来越 重 要 的 作 用 。FPGA/CPLD(Co
15、mplex Programmable Logic Device)所具有的静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，这样就极大地提高了电子系统设计的灵活性和通用性，缩短了产品的上市时间并降低可电子系统的开发成本，且可以毫不夸张地讲， FPGA/CPLD 能完成任何数字器件的功能，从简单的 74 电路到高性能的 CPU。它的影响毫不亚于 20 世纪 70年代单片机的发明和使用。 现在随着电子技术的发展，产品的技术含量越来越高，使得芯片的复杂程度越来越高，人们对数万门乃至数百万门设计的需求也越来越多，特别是专用集成电路 （ ASIC）设计技术的日趋进步和完善，
16、推动了数字系统设计的迅速发展。仅靠原理图输入方式已不能满足要求，采用硬件描述语言 VHDL 的设计方式应运而生，解决了传统用电路原理图设计大系统工程时的诸多不便，成为电子电路设计人员的最得力助手。设计工作从行为、功能级开始，并向着设计的高层次发展。这样就出现了第三代 EDA 系统，其特点是高层次设计的自动化。 第三代 EDA系统中除了引入硬件描述语言，还引入了行为综合工具和逻辑综合工具，采用较高的抽象层次进行设计，并按层次式方法进行管理，可大大提高处理复杂设计的能力，缩短设计周期，综 合优化工具的采用使芯片的品质如面积、速度和功耗等获得了优化，因而第三代 EDA 系统迅速得到了推广应用。 目前
17、，最通用的硬件描述语言有 VHDL 和 VerilogHDL 两种，现在大多设计者都使用 93 年版标准的 VHDL，并且通过了 IEEE 认定，成为世界范围内通用的数字系统设计标准。 VHDL 是一种新兴的程序设计语言，使用 VHDL 进行设计其性能总是比常规使用 CPU或者 MCU 的程序设计语言在性能上要高好几个数量级。这就是说，在传统上使用软件语言的地方， VHDL 语言作为一种新的实现方式会应用得越来越广泛。本课题设计是采用美国 Altera 公司的 EPF10K50ETI144-2 器件，使用的是 Altera 公司的 EDA 软件平台Maxplus II 可编程逻辑器件开发软件。
18、 6 2 DDS 的原理及性能 2.1 频率合成器简介 2.1.1 频率合成技术概述 频率合成器是现代电子系统的重要组成部分，它作为电子系统的“心脏”，在通信、雷达、电子对抗、导航、仪器仪表等许多领域中得到广泛的应用。频率合成理论早在 30年代就开始提出，迄今为止已有 70 年的发展历史。所谓的频率合成就是将一个高精度和高稳定度的标准参考频率，经过混频、倍频与分频等对它 进行加、减、乘、除的四则运算，最终产生大量的具有同样精确度和稳定度的频率源。频率合成大致经历了三个主要阶段 :直接频率合成 ;采用锁相技术的间接频率合成 ;直接数字频率合成。早期的频率合成方法称为直接频率合成。它利用混频器、倍
19、频器、分频器与带通滤波器来完成四则运算。直接频率合成能实现快速频率变换、几乎任意高的频率分辨力、低相位噪声及很高的输出频率。缺点是直接合成由于使用了大量硬设备如混频器、倍频器、分频器、带通滤波器等，因而体积大、造价高。此外寄生输出大这是由于带通滤波器无法将混频器产生的无用频率分量滤尽。而且频 率范围越宽，寄生分量也就越多。而这些足以抵消其所有优点。直接频率合成技术的固有缺点在间接频率合成技术中得到了很到的改善。间接频率合成又称锁相频率合成，采用锁相环路 (PLL)技术对频率进行四则运算，产生所需频率。锁相环路 (PLL)是一个能够跟踪输入信号相位的闭环自动控住系统。早在 1932年 DeBel
20、lescize 提出的同步检波理论中首次公布发表了对锁相环路的描述。但是由于其复杂的技术原理直到 1947年锁相环路才第一次用于电视接收机水平和垂直的同步扫描。它的跟踪性能及低噪声性能得到人们的重视得到迅速发展。它在无 线电技术的各个领域得到了很广泛的应用。但是锁相频率合成器也存在一些问题，以致难于满足合成器多方面的性能要求。主要表现在高频率分辨率与快速转换频率之间的矛盾。 直接数字频率合成即 DDS，它是目前最新的产生频率源的频率合成技术。这种技术是用数字计算机和数模变换器来产生信号。完成直接数字频率合成的办它是目前最新的产生频率源的频率合成技术。 这种技术是用数字计算机和数模变换器来产生信
21、号。完成直接数字频率合成的办法，或者是用计算机求解一个数字递推关系式。或者是查阅表格上所存储的波形值。目前用的最多的是 查表法。这种合成技术具有相对带宽很宽，频率切换时间短 (ns 级 )，分辨率高 (uHz)，相位变化连续，低相位噪声和低漂移，数字调制功能，可编程及数字化易于集成，易于调整等一系列性能指标远远超过了传统频率合成技术所能达到的水平，为各种电子系统提供了优于模拟信号源性能的高质量的频率源。目前它正朝着系统化，小型化、模块化和工程化的方向发展，性能越来越好，使用越来越方便，是目前应用最7 广泛的频率合成器之一。 2.1.2 频率合成器主要指标 信号源的一个重要指标就是能输出频率准确
22、可调的所需信号。一般传统的信号发生器 采用谐振法，即用具有频率选择性的正反馈回路来产生正弦振荡，获得所需频率信号，但难以产生大量的具有同一稳定度和准确度的不同频率。利用频率合成技术制成的信号发生器，通常被称为频率合成器。频率合成器既要产生所需要的频率，又要获得纯净的信号。频率合成器的主要指标如下 : 1.输出频率范围 (fminfmax):指的是输出的最小频率和最大频率之间的变化范围。 2.频率稳定度 :指的是输出频率在一定时间间隔内和标准频率偏差的数值，它分长期、短期和瞬时稳定度三种。 3.频率分辨率 :指的是输出频率的最小间隔。 4.频率转换时间 :指的是输出由一种频率转换成另一频率的时间
23、。 5.频谱纯度 :频谱纯度以杂散分量和相位噪声来衡量，杂散分量为谐波分量和非谐波分量两种，主要由频率合成过程中的非线性失真产生，相位噪声是衡量输出信号相位抖动大小的参数。 6.调制性能 :指的是频率合成器是否具有调幅 (AM)、调频 (FM)、调相 (PM) 等功能。 2.2 直接数字频率合成器原理和性能特点 DDS 是一种全数字的频率合成方法，其基本结构主要由相位累加器、波形 ROM、 D/A转换器和低通滤波器四个部分构成，如图 2-1 所示。 相位累加器一波形 ROM 一 D/A 转换器一低通滤波器 f of cNK相 位 累 加 器 波 形 R O M D / A 转 换 器 低 通
24、滤 波 器图 2-1 DDS 结构原理图 图 2-l中相位累加器结构如图 2-2 所示。 8 加 法 器 寄 存 器N 位KN图 2-2 相位累加器结构图 相位累加器由一个 N位的加法器和一个 N 位的寄存器构成，通过把上一个时钟的累加结果反馈回加法器的输入端而实现累加功能。从而使输出结果每一个时钟周期递增 K。这里 N为相位累加器的字长， K称为频率控制字。 波形 ROM 示意图如图 2 一 3所示。 波 形 幅 度 量 化 序 列相 位 量 化 序 列 数 据地 址波 形 R O M图 2-3 波形 ROM 示意图 其中相位累加器字长为 N， DDS 控制时钟频率为 fc，频率控制字为 K
25、。 DDS 直接从“相位”的概念出发进行频率合成。相位累加器由加法器与累加寄存器级联构成。每来一个时钟脉冲 fc，加法器将频率控制字 K 与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在每一 个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是 DDS输出的信号频率。 DDS 的核心就是相位累加器，利用它来产生信号递增的相位信息，整个 DDS 系统在统一的参考时
26、钟下工作，每个时钟周期相位累加器作加法运算一次。加法运算的步进越大，相应合成的相位值变化越快，输出信号的频率也就越高。对于幅值归一化的正弦波信号的瞬时幅值完全由瞬时相位来决定，因为 dttd /)( 所以相位变化越快，信号的频率越高。 ROM 表完成将累加器相位信息转换为幅值信息的功能。再由 D/A 完成数字抽样 信号到连续时域信号的转换， D/A 输出的台阶信号再经低通滤波器平滑可以得到精确的连续正弦信号波形。 9 相位累加器利用 Nbit 二进制加法器的模溢出特性来模拟理想正弦波的 2 相位周期。相位累加器输出和 ROM 输出可分别理解为理想正弦波相位信号和时域波形的时钟抽样。用相位累加器
27、输出的数据作为波形存储器的相位取样地址，这样就可以把存储在波形存储器内的波形抽样值 (二进制编码 )经查找表查出，完成相位到幅值转换。波形存储器的输出送到 D/A 转换器， D/A 转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用 于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。假设，相位累加器字长为 N， DDS 控制时钟频率为 fC，时钟周期为 Tc=1/fc，频率控制字为 K。系统工作时，累加器的单个时钟周期的增量值为 NK 2/2 相应角频率 CNC fKTt 22/ 因 DDS 输出信号是对正弦波的抽样合成的，所以应满足 Niqust 定理要求，
28、DDS 输出频率步进间隔为 NCDDS ff 2/ 。 当 DDS 相位累加器采用 32 位字长，时钟频率为 30MHz 时，它的输出频率 间隔可达到 mHzff NCDDS 102/10302/ 326 。可见， DDS 基于累加器相位控制方式给它带来了微步进的优势。 DDS 频率合成器具有以下优点 : (1)频率分辨率高，输出频点多 ，可达 N2 个频点 (假设 DDS 相位累加器的字长是 N); (2)频率切换速度快，可达 us 量级 ; (3)频率切换时相位连续 ; (4)可以输出宽带正交信号 ; (5)输出相位噪声低，对参考频率源的相位噪声有改善作用 ; (6)可以产生任意波形 ;
29、(7)全数字化实现，偏于集成，体积小，重量轻。 但 DDS 也有比较明显的缺点 : (l)输出信号的杂散比较大 ; (2)输出信号的带宽受到限制。 (3)DDS 输出杂散比较大，这是由于信号合成过程中的相位截断误差、 D/A 转换器的截断误差和 D/A 转换器的非线性造成的。 当然随着技术的发展，这些问题正在逐步得到解决。如通过增长波形 ROM 的长度也减小相位截断误差 ;通过增加波形 ROM 的字长和 D/A 转换器的精度以减小 D/A 量化误差等。在比较新的 DDS 芯片中普遍都采用了 12bit 的 D/A 转换器。当然一味靠增加波形 ROM的深度和字长的方法来减小杂散对性能的提高总是有
30、限的。已有研究在对 DDS 输出的频谱做了大量的分析后，总结出了误差的领域分布规律建立了误差模型，在分析 DDS 频谱特性的基础上又提出了一些降低杂散功率的方法 ; 可以通过采样的方法降低带内误差功率，可 何编程任务且具有扩展的 函数库。和 C语10 言一样， G语言定义了数据模型、结构类型和模块调用语法 规则等编程语言的基本要素，在功能的完善性和应用的灵活性上不比任何高级语言差。 G语言还拥有丰富的扩展函数，为用户提供了极大的方便。这些扩展函数主要是关于数据采集、 GPIB 和串行仪器控制，以及数据分析、数据显示和数据存储。同时， G语言还包括常用的程序调试工具，如设置断点、单步调试、数据探针和动态显示执行程序流程等功能。 G语言和传统语言最大的区别在于编程方式，一般的高级语言采用文本编程，而 G语言采用图形化的编程方式。
