FPGA DCM 学习 设计实例详解.docx

DCM 学习 设计实例详解实验内容简介 50MHZ内部时钟，输出55MHZ时钟波形 以下将介绍如何建立向导和同步实验实验目的完成这个实验后，你将具备以下能力：1. 使用建立的向导来配置DCM组件2. 将配置的DCM组件应用于设计中3. 使用同步来分配管脚位置4. 完成设计，确认管脚的使用5. 下载设计到硬件中实验步骤这个例子包括四个主要步骤：1. 你需要用向导配置DCM,将DCM应用于VHDL/Verilog。2. 使用PACE完成管脚的分配3. 完成下载设计4. 最后在硬件上进行测试对于每个指令集，以下例子都将有相应的过程你将会有相应的一步一步的说明指导和相关的插图提供更详细的资料。如果你已经熟悉相应的步骤，可以跳过去。设计总结这个实验利用UART时钟设计。详细的说明可以参考UART_real_time_clock.pdf，这部分高度概括了设计的主要特征。设计完成了一个实时时钟的设计，有时分秒的显示和闹钟提醒