Verilog HDL数字设计与综合(第二版) 第十章课后习题答案.doc

上传人:晟*** 文档编号:13328583 上传时间:2022-08-01 格式:DOC 页数:5 大小:51.50KB
下载 相关 举报
Verilog HDL数字设计与综合(第二版) 第十章课后习题答案.doc_第1页
第1页 / 共5页
Verilog HDL数字设计与综合(第二版) 第十章课后习题答案.doc_第2页
第2页 / 共5页
Verilog HDL数字设计与综合(第二版) 第十章课后习题答案.doc_第3页
第3页 / 共5页
Verilog HDL数字设计与综合(第二版) 第十章课后习题答案.doc_第4页
第4页 / 共5页
Verilog HDL数字设计与综合(第二版) 第十章课后习题答案.doc_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

10.6 习题1在下列电路中用到了哪种类型的延迟模型?给模块Y写Verilog描述。#11#8outmnpqY#4ef答:用到了分布延迟。Verilog描述如下:module Y(out,m,n,p,q);output out;input m,n,p,q;wire e,f;or #11 a1(e,m,n);and #8 a2(f,p,q);or #4 a3(out,e,f);endmodule2在模块中用最大延迟把电路转换成集总延迟模型。用集总延迟模型重写模块Y的Verilog描述。答:代码如下: module Y(out,m,n,p,q);output out;input m,n,p,q; wire e,f; or a1(e,m,n);and a2(f,p,q);or #15 a3(out,e,f);endmodule3计算习题1中的电路的每条输入到输出路径的延迟。使用路径延迟

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 实用文档资料库 > 公文范文

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。